

prof. RUSU CONSTANTIN

ELECTRONICĂ DIGITALĂ

- AUXILIAR CURRICULAR -

BISTRIȚA - 2017

CUPRINS

PREFAȚĂ.....	1
CAPITOLUL 1. BAZELE ALGEBREI LOGICE.....	2
1.1. PREZENTAREA SISTEMELOR DE NUMERAȚIE	2
1.1.1 SISTEMUL DE NUMERAȚIE ZECIMAL	2
1.1.2 SISTEMUL DE NUMERAȚIE BINAR.....	3
1.1.3 SISTEMUL DE NUMERAȚIE OCTAL	5
1.1.4 SISTEMUL DE NUMERAȚIE HEXAZECIMAL.....	6
1.2. CONVERSII GENERALE ÎNTRE SISTEMELE DE NUMERAȚIE	7
1.2.1 CONVERSII DIN BINAR, OCTAL, HEXAZECIMAL.....	7
1.2.2 CONVERSII DIN ZECIMAL ÎN BINAR.....	8
1.2.3 CONVERSII DIN ZECIMAL ÎN OCTAL	9
1.2.4 CONVERSII DIN ZECIMAL ÎN HEXAZECIMAL.....	9
1.3. OPERAȚII CU NUMERE NEZECIMALE	10
1.3.1 OPERAȚII CU NUMERE BINARE.....	10
1.3.2 OPERAȚII CU NUMERE OCTALE ȘI HEXAZECIMALE.....	16
1.4. CODAREA NUMERELOR BINARE	21
1.4.1 REPREZENTAREA ÎN SISTEM BINAR A NUMERELOR NEGATIVE	21
1.4.2 CODURI NUMERICE	23
1.4.3 CODURI ALFANUMERICE	27
REZUMATUL CAPITOLULUI.....	29
EVALUAREA CUNOȘTINȚELOR.....	31
CAPITOLUL 2. FUNCȚII LOGICE	32
2.1 AXIOMELE ȘI TEOREMELE ALGEBREI LOGICE	32
2.2 PREZENTAREA FUNCȚIILOR LOGICE.....	33
2.3 REPREZENTAREA FUNCȚIILOR LOGICE.....	34
2.3.1. REPREZENTAREA FUNCȚIILOR LOGICE PRIN TABELA DE ADEVĂR.....	34
2.3.2 REPREZENTAREA FUNCȚIILOR LOGICE PRIN DIAGrame VEITCH – KARNAUGH	36
2.4. SIMPLIFICAREA FUNCȚIILOR LOGICE	39
2.4.1 TRANSFORMAREA TABELULUI DE ADEVĂR ÎN EXPRESII LOGICE.....	39
2.4.2 MINIMIZAREA FUNCȚIILOR LOGICE.....	42
REZUMATUL CAPITOLULUI.....	48
EVALUAREA CUNOȘTINȚELOR.....	49

CAPITOLUL 3. PORȚI LOGICE	50
3.1. PORȚI LOGICE ELEMENTARE.....	50
3.1.1 POARTA LOGICĂ NU (NOT).....	50
3.1.2 POARTA LOGICĂ SAU (OR).....	51
3.1.3 POARTA LOGICĂ ȘI (AND).....	51
3.1.4 POARTA LOGICĂ SAU – NU (NOR)	52
3.1.5 POARTA LOGICĂ ȘI – NU (NAND).....	53
3.1.6 POARTA LOGICĂ SAU – EXCLUSIV (XOR)	54
3.2. IMPLEMENTAREA FUNCȚIILOR LOGICE CU PORȚI LOGICE.....	55
3.2.1 ANALIZA CIRCUITELOR LOGICE.....	55
3.2.2 SINTEZA CIRCUITELOR LOGICE	59
REZUMATUL CAPITOLULUI.....	63
EVALUAREA CUNOȘTINȚELOR.....	64
CAPITOLUL 4. CIRCUITE LOGICE ELEMENTARE.....	66
4.1. CIRCUITE LOGICE CU COMPONENTE DISCRETE.....	66
4.1.1 PORȚI LOGICE ELEMENTARE CU COMPONENTE PASIVE	66
4.1.2 PORȚI LOGICE ELEMENTARE CU COMPONENTE ACTIVE.....	68
4.2. CIRCUITE LOGICE ÎN TEHNOLOGIE INTEGRATĂ.....	73
4.2.1 CIRCUITE LOGICE INTEGRATE BIPOLARE	73
4.2.2 CIRCUITE LOGICE INTEGRATE MONOPOLARE	77
REZUMATUL CAPITOLULUI.....	80
4.3. LUCRĂRI DE LABORATOR.....	81
LUCRARE DE LABORATOR 1	81
LUCRARE DE LABORATOR 2	83
LUCRARE DE LABORATOR 3	85
CAPITOLUL 5. CIRCUITE LOGICE COMBINAȚIONALE	87
5.1. GENERALITĂȚI.....	87
5.2. CODIFICATOARE	89
5.3. DECODIFICATOARE	92
5.4. MULTIPLEXOARE	99
5.5. DEMULTIPLEXOARE	107
5.6. COMPARATOARE NUMERICE	113
5.7. SUMATOARE.....	119
5.8. CONVERTOARE DE COD.....	123
REZUMATUL CAPITOLULUI.....	126

5.9. LUCRĂRI DE LABORATOR.....	128
LUCRARE DE LABORATOR 4	128
LUCRARE DE LABORATOR 5	130
CAPITOLUL 6. CIRCUITE LOGICE SECVENȚIALE	132
6.1. GENERALITĂȚI.....	132
6.2. CIRCUITE BASCULANTE BISTABILE.....	134
6.2.1 CIRCUITE BASCULANTE BISTABILE DE TIP RS.....	135
6.2.2 CIRCUITE BASCULANTE BISTABILE DE TIP JK	139
6.2.3 CIRCUITE BASCULANTE BISTABILE DE TIP D	142
6.2.4 CIRCUITE BASCULANTE BISTABILE DE TIP T	143
6.3. NUMĂRĂTOARE.....	144
6.3.1 NUMĂRĂTOARE ASINCRONE.....	145
6.3.2 NUMĂRĂTOARE SINCRONE	150
6.3.3 APLICAȚII ALE NUMĂRĂTOARELOR	152
6.4. REGISTRE	154
REZUMATUL CAPITOLULUI	163
6.5 LUCRĂRI DE LABORATOR.....	166
LUCRARE DE LABORATOR 6	166
LUCRARE DE LABORATOR 7	168
LUCRARE DE LABORATOR 8	170
LUCRARE DE LABORATOR 9	172
LUCRARE DE LABORATOR 10	174
LUCRARE DE LABORATOR 11	176
LUCRARE DE LABORATOR 12	178
BIBLIOGRAFIE	180

PREFAȚĂ

Electronica este o disciplină tehnico-științifică în care teoria se îmbină în mod armonios și indispensabil cu practica. Electronica este o ramură de vârf a industriei atât în zilele noastre cât și în toate epocile viitoare.

Încă de la începuturile sale electronica a atras în special tinerii dornici de a realiza și experimenta diverse construcții.

Printr-o muncă bine dirijată în care se îmbină armonios însușirea elementelor teoretice cu realizarea construcțiilor practice, tânărul licean de azi va fi specialistul de mâine.

Auxiliarul curricular ***Electronică Digitală*** se adresează elevilor care urmează cursurile unui liceu tehnologic sau ale unei școli de arte și meserii, domeniul electronică și automatizări precum și specializările care derivă din acest domeniu.

Auxiliarul curricular este structurat în cinci capitole. În fiecare capitol sunt tratate noțiunile teoretice de bază corespunzătoare temei respective, lucrări de laborator și simulări cu ajutorul calculatorului. Capitolul se încheie cu un rezumat și un test de verificare a cunoștințelor.

Autorul urează mult succes celor care utilizează acest auxiliar curricular și le dorește să îmbine cât mai plăcut și armonios cunoștințele teoretice cu abilitățile tehnice pentru a-și dezvolta cât mai mult puterea de creație tehnică.

ÎN ELECTRONICĂ VIITORUL RĂMÂNE DESCHIS TUTUROR POSIBILITĂȚILOR.

Prof. RUSU CONSTANTIN

Colegiul Tehnic INFOEL - BISTRIȚA

CAPITOLUL 1. BAZELE ALGEBREI LOGICE

1.1. PREZENTAREA SISTEMELOR DE NUMERAȚIE

Orice sistem de numerație este caracterizat prin **caractere** care reprezintă numărul propriu-zis, și **baza** sau rădăcina sistemului de numerație care reprezintă numărul de simboluri permise pentru reprezentarea numărului (**Tabel 1.1**).

Tabel 1.1 Sisteme de numerație

Sistem de numerație	Baza	Caractere permise
ZECIMAL	10	0 ; 1 ; 2 ; 3 ; 4 ; 5 ; 6 ; 7 ; 8 ; 9 .
BINAR	2	0 ; 1.
OCTAL	8	0 ; 1 ; 2 ; 3 ; 4 ; 5 ; 6 ; 7.
HEXAZECIMAL	16	0 ; 1 ; 2 ; 3 ; 4 ; 5 ; 6 ; 7 ; 8 ; 9 ; A ; B ; C ; D ; E ; F.

1.1.1 SISTEMUL DE NUMERAȚIE ZECIMAL

Acest sistem este un **sistem de numerație pozițional** se utilizează cel mai frecvent. Conform tabelului 1, sistemul zecimal utilizează **10 caractere (cifre)** și are baza **10** deoarece pentru reprezentarea unui număr în acest sistem sunt permise 10 caractere.

Un număr din sistemul zecimal se reprezintă printr-un șir de cifre în care fiecare dintre pozițiile cifrelor are o anumită **pondere**.

Ponderea unei poziții este egală cu **10 la puterea** dată de **numărul de ordine** al poziției respective.

Numărul de ordine al poziției este pozitiv pentru partea întregă a numărului zecimal și negativ pentru partea fracționară a numărului zecimal.

Valoarea numărului de ordine pentru partea întregă este **0** pentru **unități**, **1** pentru **zeci**, **2** pentru **sute**, **3** pentru **mii**, etc.

Valoarea numărului de ordine pentru partea zecimală este **-1** pentru **unități**, **-2** pentru **zeci**, **-3** pentru **sute**, **-4** pentru **mii**, etc.

Valoarea unui număr zecimal este suma ponderată a cifrelor sale.

Exemple de numere scrise în sistemul zecimal:

$$5627 = (5627)_{10} = 5 \cdot 10^3 + 6 \cdot 10^2 + 2 \cdot 10^1 + 7 \cdot 10^0 = 5000 + 600 + 20 + 7$$

$$\begin{aligned} 245,37 &= (245,37)_{10} = 2 \cdot 10^2 + 4 \cdot 10^1 + 5 \cdot 10^0 + 3 \cdot 10^{-1} + 7 \cdot 10^{-2} = \\ &= 200 + 40 + 5 + 0,30 + 0,07 \end{aligned}$$

1.1.2 SISTEMUL DE NUMERAȚIE BINAR

Acest sistem este un sistem de numerație pozițional care utilizează 2 caractere (0 și 1) și are baza 2. Deoarece numerele binare pot fi prelucrate direct de circuitele digitale (logice), sistemul de numerație binar se utilizează pentru transmiterea informațiilor gestionate de un calculator și a semnalelor în montaje cu circuite digitale.

O informație elementară gestionată de calculator poate fi asociată cu două niveluri de tensiune: 0 V (care corespunde caracterului 0) și +5 V (care corespunde caracterului 1).

Caracterele utilizate în sistemul binar se numesc cifre binare sau *biți*.

Un grup de 8 biți formează un octet sau 1 byte.

Bitul cel mai din stânga al unui număr binar se numește bitul de cel mai mare ordin sau *bitul cel mai semnificativ* (MSB – most significant bit)

Bitul cel mai din dreapta al unui număr binar se numește bitul de cel mai mic ordin sau *bitul cel mai puțin semnificativ* (LSB – least significant bit)

Un număr binar este format dintr-un șir de caractere 0 sau 1. Reprezentarea unui număr binar este asemănătoare cu reprezentarea numărului zecimal cu deosebirea că se schimbă ponderea din 10 în 2.

Exemple de numere binare și echivalentele lor zecimale:

$$1101100_2 = 1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 108_{10}$$

$$1001,010 = 1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 + 0 \cdot 2^{-1} + 1 \cdot 2^{-2} + 0 \cdot 2^{-3} = 9,25_{10}$$

Codul BCD

Codul BCD, numit și codul 8421 permitea scrierea cifrelor de la 0 la 9 în sistemul binar utilizând pentru fiecare cifră un ansamblu de **4 cifre binare** (4 biți) (Tabel1. 2).

Tabel 1.2 Reprezentarea numerelor în cod BCD

Cifra	Cod BCD	ZECIMAL
	$2^3 2^2 2^1 2^0$	
0	0 0 0 0	$0 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 0$
1	0 0 0 1	$0 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 1$
2	0 0 1 0	$0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 2$
3	0 0 1 1	$0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 3$
4	0 1 0 0	$0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 4$
5	0 1 0 1	$0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 5$
6	0 1 1 0	$0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 6$
7	0 1 1 1	$0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 7$
8	1 0 0 0	$1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 8$
9	1 0 0 1	$1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 9$

1.1.3 SISTEMUL DE NUMERAȚIE OCTAL

Acest sistem de numerație utilizează **8 caractere** (vezi tabelul 1.1) și are baza **8**.
 Reprezentarea unui număr octal este asemănătoare cu reprezentarea numărului zecimal cu deosebirea că se schimbă ponderea din 10 în 8.

Exemple de numere octale și echivalentele lor zecimale:

$$3081_8 = 3 \cdot 8^3 + 0 \cdot 8^2 + 8 \cdot 8^1 + 1 \cdot 8^0 = 3 \cdot 512 + 0 \cdot 64 + 8 \cdot 8 + 1 \cdot 1 = 1601_{10}$$

$$12,4_8 = 1 \cdot 8^1 + 2 \cdot 8^0 + 4 \cdot 8^{-1} = 1 \cdot 8 + 2 \cdot 1 + 4 \cdot \frac{1}{8} = 10,5_{10}$$

La fiecare caracter din sistemul de numerație octal îi corespunde un șir de 3 biți (deoarece cu un șir de 3 biți se pot realiza 8 combinații) după cum este prezentat în

Tabelul 1.3

Tabel 1.3 Reprezentarea numerelor în octal

OCTAL	BINAR	ZECIMAL
	2^2 2^1 2^0	
0	0 0 0	$0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 0$
1	0 0 1	$0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 1$
2	0 1 0	$0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 2$
3	0 1 1	$0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 3$
4	1 0 0	$1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 4$
5	1 0 1	$1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 5$
6	1 1 0	$1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 6$
7	1 1 1	$1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 7$

Pentru **conversia numerelor binare în numere octale** se împart biții numărului binar în grupe de câte 3 pornind de la dreapta (sau de la virgulă) spre stânga:

$$1011100101001_2 = 001 \ 011 \ 100 \ 101 \ 001 = 13451_8$$

$$110,01_2 = 110 \ , \ 010 = 6,2_8$$

Pentru **conversia numerelor octale în numere binare** se înlocuiește fiecare caracter din octal cu șirul corespunzător de 3 biți:

$$2106_8 = 010 \ 001 \ 000 \ 110 = 010001000110_2$$

$$204,51 = 010 \ 000 \ 100 \ , \ 101 \ 001 = 010000100,101001_2$$

1.1.4 SISTEMUL DE NUMERAȚIE HEXAZECIMAL

Acest sistem de numerație utilizează 16 caractere (vezi **tabelul 1.1**) și are baza **16**. Reprezentarea unui număr hexazecimal este asemănătoare cu reprezentarea numărului zecimal cu deosebirea că se schimbă ponderea din 10 în 16.

La fiecare caracter din sistemul de numerație hexazecimal îi corespunde un șir de 4 biți (deoarece cu un șir de 4 biți se pot realiza 16 combinații) după cum este prezentat în **Tabelul 1.4**

TABEL 1.4 Reprezentarea numerelor în hexazecimal

HEXA	BINAR	ZECIMAL
ZECIMAL	2^3 2^2 2^1 2^0	
0	0 0 0 0	$0 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 0$
1	0 0 0 1	$0 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 1$
2	0 0 1 0	$0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 2$
3	0 0 1 1	$0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 3$
4	0 1 0 0	$0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 4$
5	0 1 0 1	$0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 5$
6	0 1 1 0	$0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 6$
7	0 1 1 1	$0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 7$
8	1 0 0 0	$1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 8$
9	1 0 0 1	$1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 9$
A	1 0 1 0	$1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 10$
B	1 0 1 1	$1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 11$
C	1 1 0 0	$1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 12$
D	1 1 0 1	$1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 13$
E	1 1 1 0	$1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 14$
F	1 1 1 1	$1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 15$

Exemple de numere hexazecimale și echivalentele lor zecimale:

$$218_{16} = 2 \cdot 16^2 + 1 \cdot 16^1 + 8 \cdot 16^0 + = 2 \cdot 256 + 1 \cdot 16 + 8 \cdot 1 = 536_{10}$$

$$BAC_{16} = B \cdot 16^2 + A \cdot 16^1 + C \cdot 16^0 = 11 \cdot 256 + 10 \cdot 16 + 12 \cdot 1 = 2988_{10}$$

Pentru **conversia numerelor binare în numere hexazecimale** se împart biții numărului binar în grupe de câte 4 biți de la dreapta la stânga:

$$101110101101_2 = 0001 \ 0111 \ 1010 \ 1101 = 17AD_8$$

Pentru **conversia numerelor hexazecimale în numere binare** se înlocuiește fiecare caracter din hexazecimal cu șirul corespunzător de 4 biți:

$$DAC_{16} = 1101 \ 1010 \ 1100 = 110110101100_2$$

1.2. CONVERSII GENERALE ÎNTRE SISTEMELE DE NUMERAȚIE

1.2.1 CONVERSII DIN BINAR, OCTAL, HEXAZECIMAL

Conversia din **binar** în **octal** sau **hexazecimal** se face prin **substituție** (se împarte numărul binar în grupe de câte 3 sau 4 biți și se înlocuiește fiecare grupă cu caracterul corespunzător – conform **tabel 1.3** și **tabel 1.4**)

Conversia din **octal** în **binar** sau **hexazecimal** se face prin **substituție** (caracterele numărului octal se înlocuiesc cu grupe de 3 sau 4 biți)

OBS. Conversia din **octal** în **hexazecimal** nu se face direct, mai întâi se convertește din **octal** în **binar** apoi din **binar** în **hexazecimal**

Conversia din **hexazecimal** în **binar** sau **octal** se face prin **substituție** (caracterele numărului hexazecimal se înlocuiesc cu grupe de 3 sau 4 biți).

OBS. Conversia din **hexazecimal** în **octal** nu se face direct, mai întâi se convertește din **hexazecimal** în **binar** apoi din **binar** în **octal**

Conversia din **binar, octal, hexazecimal** în **zecimal** se face prin **adunare** (algoritmi de conversie sunt prezentați în secțiunea 1.1.)

Conversia din **zecimal** în **binar, octal, hexazecimal** se face prin **împărțire** (algoritmi de conversie vor fi prezentați în continuare).


Metodele de conversie între cele mai uzuale baze de numerație sunt prezentate în

Tabelul 1.5 Metode de conversie

CONVERSIE	METODĂ	EXEMPLE
Din BINAR în		
OCTAL	Substituție	$1100101_2 = 001\ 100\ 101_2 = 145_8$
HEXAZECIMAL	Substituție	$111010010011_2 = 1110\ 1001\ 0011_2 = E93_{16}$
ZECIMAL	Adunare	$10011_2 = 1 \cdot 2^4 + 0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 19_{10}$
Din OCTAL în		
BINAR	Substituție	$2105_8 = 010\ 001\ 000\ 101_2 = 010001000101_2$
HEXAZECIMAL	Substituție	$625_8 = 110\ 010\ 101_2 = 0001\ 1001\ 0101_2 = 195_{16}$
ZECIMAL	Adunare	$207_8 = 2 \cdot 8^2 + 0 \cdot 8^1 + 7 \cdot 8^0 = 128 + 0 + 7 = 135_{10}$
Din HEXAZECIMAL în		
BINAR	Substituție	$D0C_{16} = 1101\ 0000\ 1100_2 = 110100001100_2$
OCTAL	Substituție	$EA_{16} = 1110\ 1010_2 = 011\ 101\ 010_2 = 352_8$
ZECIMAL	Adunare	$BEC_{16} = 11 \cdot 16^2 + 14 \cdot 16^1 + 12 \cdot 16^0 = 3820_{10}$

1.2.2 CONVERSII DIN ZECIMAL ÎN BINAR

Conversia din **zecimal** în **binar** se face prin împărțirea numărului zecimal la 2 astfel:



Caracterele numărului în binar este format de valorile resturilor scrise de la MBS spre LBS

$$179_{10} = 10110011_2$$

OBSERVAȚII:

Împărțirea se face până când **deîmpărțitul** (numărul care se împarte) **este mai mic** decât **împărțitorul** (la conversia în binar **împărțitorul** este 0).

La ultima împărțire – când deîmpărțitul este mai mic decât împărțitorul – rezultatul împărțirii este 0 iar **restul este egal cu deîmpărțitul**

$$1 : 2 = 0 \text{ rest } 1$$

O altă metodă este împărțirea numărului succesiv la 2 și în coloana din stânga se scriu rezultatele împărțirii la 2 iar în coloana din dreapta resturile obținute:

179	2				
89	1	179 : 2 = 89 rest 1	43	2	
44	1	89 : 2 = 44 rest 1	21	1	43 : 2 = 21 rest 1
22	0	44 : 2 = 22 rest 0	10	1	21 : 2 = 10 rest 1
11	0	22 : 2 = 11 rest 0	5	0	10 : 2 = 5 rest 0
5	1	11 : 2 = 5 rest 1	2	1	5 : 2 = 2 rest 1
2	1	5 : 2 = 2 rest 1	1	0	2 : 2 = 1 rest 0
1	0	2 : 2 = 1 rest 0	0	1	1 : 2 = 0 rest 1
0	1	1 : 2 = 0 rest 1			
$179_{10} = 10110011_2$		$43_{10} = 101011_2$			

1.2.3 CONVERSII DIN ZECIMAL ÎN OCTAL

Conversia din **zecimal** în **octal** se face prin împărțirea numărului zecimal la **8** astfel:

$$\begin{aligned}
 1962 : 8 &= 245 \text{ rest } 2 \text{ (LSB)} \\
 245 : 8 &= 30 \text{ rest } 5 \\
 30 : 8 &= 3 \text{ rest } 6 \\
 3 : 8 &= 0 \text{ rest } 3 \text{ (MSB)}
 \end{aligned}
 \Rightarrow 1962_{10} = 3652_8$$

1962	8	
245	2	↑
30	5	
3	6	
0	3	

$$\Rightarrow 1962_{10} = 3652_8$$

1.2.4 CONVERSII DIN ZECIMAL ÎN HEXAZECIMAL

Conversia din **zecimal** în **hexazecimal** se face prin împărțirea numărului zecimal la **16** astfel:

$$\begin{aligned}
 2988 : 16 &= 186 \text{ rest } 12 \text{ (LSB)} \\
 186 : 16 &= 11 \text{ rest } 10 \\
 11 : 16 &= 0 \text{ rest } 11 \text{ (MSB)}
 \end{aligned}$$

Dacă restul este un număr (dacă nu este o cifră de la 0 la 9) pentru fiecare număr se scrie caracterul corespunzător conform **tabelului 1.4**

$$11 \rightarrow \mathbf{B} \quad ; \quad 10 \rightarrow \mathbf{A} \quad ; \quad 12 \rightarrow \mathbf{C} \quad \Rightarrow \quad 2988_{10} = \mathbf{BAC}_{16}$$

2988	16	
186	12	→ C
11	10	→ A
0	11	→ B

$$\Rightarrow 2988_{10} = \mathbf{BAC}_{16}$$

1.3. OPERAȚII CU NUMERE NEZECIMALE

1.3.1 OPERAȚII CU NUMERE BINARE

A. ADUNAREA NUMERELOR BINARE

Reguli de bază:

- $0 + 0 = 0$ transport 0;
- $0 + 1 = 1$ transport 0;
- $1 + 0 = 1$ transport 0;
- $1 + 1 = 0$ transport 1.

Pentru a aduna două numere binare se adună între ei biții numerelor (începând de la dreapta la stânga) iar la acest rezultat se adaugă transportul (care poate fi 0 sau 1) conform regulilor de mai sus.

Exemple de adunări cu numere binare

Transport	1	←	1	←	0	←	0	←	1	←	1	←	1	←	0	←	0	←	0
A	0	1	1	1	0	0	1	0	1	1	1	0	1	1	0	1	1	0	0
B	+	1	1	0	0	1	0	1	1	1	0	0	1	0	0	1	0	0	0
A+B	1	1	0	1	1	0	0	0	0	0	1	0	1	1	0	1	0	0	0

Algoritmul de realizare a adunării de mai sus:

- Se adună biții de pe prima coloană din dreapta. Rezultatul se trece sub coloană iar transportul deasupra celei de-a doua coloane din dreapta;
- Se adună biții de pe a doua coloană din dreapta. Rezultatul se adună cu transportul de deasupra coloanei apoi se trece rezultatul obținut sub coloană iar transportul se trece deasupra celei de-a treia coloane din dreapta;
- Se continuă adunarea după acest algoritm până se ajunge la prima coloana din stânga.

$$0 + 0 = 0 \text{ transport } 0$$

$$1 + 0 + 0 = 1 \text{ transport } 0$$

$$1 + 1 + 0 = 0 \text{ transport } 1$$

$$0 + 1 + 1 = 0 \text{ transport } 1$$

$$1 + 0 + 1 = 0 \text{ transport } 1 \Rightarrow 11011000010$$

$$0 + 1 + 1 = 0 \text{ transport } 1$$

$$0 + 0 + 1 = 1 \text{ transport } 0$$

$$1 + 0 + 0 = 1 \text{ transport } 0$$

$$1 + 1 + 0 = 0 \text{ transport } 1$$

$$1 + 1 + 1 = 1 \text{ transport } 1$$

$$1 + 0 = 1$$

OBSERVAȚIE: Dacă într-o adunare numărul de caractere **1** este **impar** atunci rezultatul adunării este impar, adică **1**, iar dacă este par rezultatul adunării este **0**.

Transport		0	0	0	0	0	0	0	0
A		0	1	0	0	1	1	0	0
B	+	1	0	0	1	0	0	0	1
A + B		1	1	0	1	1	1	0	1

Transport		1	1	1	1	1	1	1	0
A		0	1	1	1	1	1	1	1
B	+	0	0	1	1	1	1	1	1
A + B		1	0	1	1	1	1	1	0

B. SCĂDEREA NUMERELOR BINARE

Reguli de bază:

- $0 - 0 = 0$ împrumut 0;
- $1 - 0 = 1$ împrumut 0;
- $1 - 1 = 0$ împrumut 0;
- $0 - 1 = 1$ împrumut 1.

Pentru a scăde două numere binare se scad între ei biții numerelor (începând de la dreapta la stânga) iar din acest rezultat se scade împrumutul (care poate fi 0 sau 1) conform regulilor de mai sus.

Exemple de scăderi cu numere binare

Transport		0	0	1	1	0	1	0	0	0	0
A		1	1	0	0	1	0	1	1	0	0
B	-	1	1	0	0	1	0	1	1	0	0
A - B		0	0	0	1	1	0	1	0	1	0

Algoritmul de realizare a scăderii de mai sus:

- Se scad din biții numărului A biții numărului B de pe prima coloană din dreapta. Rezultatul se trece sub coloană iar împrumutul deasupra celei de-a doua coloane din dreapta.
- Se scad biții de pe a doua coloană din dreapta. Din rezultat se scade împrumutul de deasupra coloanei apoi se trece rezultatul obținut sub coloană iar împrumutul se trece deasupra celei de-a treia coloane din dreapta.
- Se continuă scăderea după acest algoritm până se ajunge la prima coloana din stânga.

Împrumut	0	0	1	1	0	0	1	1	0
A		1	1	0	0	1	1	0	0
B	-	1	0	0	1	0	0	0	1
A - B		0	0	1	1	1	0	1	1

Împrumut	0	0	0	0	0	0	1	0	0
A		1	0	1	1	1	1	0	1
B	-	1	0	0	0	0	0	1	1
A - B		0	0	1	1	1	0	1	0

Împrumut	0	1	0	1	0	1	0	1	0
A		1	0	1	0	1	0	1	0
B	-	0	1	0	1	0	1	0	1
A - B		0	1	0	1	0	1	0	1

Împrumut	0	1	1	0	0	1	1	0	0
A		1	0	0	1	1	0	0	1
B	-	0	1	1	0	0	1	1	0
A + B		0	0	1	1	0	0	1	1

C. ÎNMULȚIREA NUMERELOR BINARE

Reguli de bază:

- $0 \times 0 = 0$;
- $1 \times 0 = 0$;
- $0 \times 1 = 0$;
- $1 \times 1 = 1$.

Pentru a înmulți două numere binare A (deînmulțit) și B(înmulțitor) se procedează exact ca la înmulțirea a două numere zecimale:

- Se înmulțește pe rând fiecare cifră a înmulțitorului cu cifrele deînmulțitului;
- Se scriu rezultatele obținute unul sub altul decalându-le cu o unitate spre stânga;
- Se adună pe verticală cifrele rezultatelor fiecărei înmulțiri *respectând regulile de adunare a numerelor binare*.

Exemple de înmulțiri a numerelor binare

Exemplul 1.

51		1 1 0 0 1 1 deînmulțit	
x 13		x 1 1 0 1 înmulțitor	
153		1 1 0 0 1 1	}
+ 51		0 0 0 0 0 0	
663		1 1 0 0 1 1	
		+ 1 1 0 0 1 1	
		1 0 1 0 0 1 0 1 1 1	PRODUS

Exemplul 2.

125		1 1 1 1 1 0 1 deînmulțit	
x 24		x 1 1 0 0 0 înmulțitor	
500		0 0 0 0 0 0 0	}
250		0 0 0 0 0 0 0	
3000		0 0 0 0 0 0 0	
		1 1 1 1 1 0 1	
		1 1 1 1 1 0 1	
		1 0 1 1 1 0 1 1 1 0 0 0	

D. ÎMPĂRȚIREA NUMERELOR BINARE

Algoritmul de împărțire a două numere binare are la bază metoda împărțirii a două numere întregi. Fiind dat deîmpărțitul D și împărțitorul Î, pentru operația de împărțire trebuie să se determine câtul C și restul R, astfel încât să fie satisfăcută relație:

$$D = \hat{I} \times C + R$$

Operația de împărțire în cazul numerelor binare, se va reduce la o serie de scăderi ale împărțitorului din restul parțial ținând cont de următoarele reguli:

- Dacă restul este mai mare decât împărțitorul câtul este 1;
- Dacă restul este mai mic decât împărțitorul câtul este 0.

La efectuarea scăderilor se respectă regulile de scăderea a numerelor binare.

Exemple de împărțire a numerelor binare

Exemplul 1.

147	11	10010011	1011
11	13 – CÂT	1011	1101 – CÂT
37		01110	
33		1011	
4 – REST		001111	
		1011	
		0100 – REST	

Algoritmul împărțirii deîmpărțitului 10010011 la împărțitorul 1011:

- Deoarece împărțitorul 1011 este mai mare decât primii 4 biți ai deîmpărțitului 1001 împărțitorul se va împărți la primii 5 biți ai deîmpărțitului 10010;
- Deoarece 10010 este mai mare decât 1011.

Deci *primul bit al câtului este 1;*

- Înmulțim câtul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub primii 5 biți ai deîmpărțitului;
- Scădem 1011 din 10010 (respectând regulile scăderii în binar) și obținem restul 111;
- Coborâm bitul deîmpărțitului, care este 0 (vezi săgeata) și obținem restul 1110;
- Deoarece restul 1110 este mai mare decât împărțitorul 1011 câtul este 1.

Deci *al doilea bit al câtului este 1;*

- Înmulțim câțul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub restul 1110;
- Scădem 1011 din 1110 (respectând regulile scăderii în binar) și obținem restul 11;
- Coborâm bitul deîmpărțitului, care este 1 (vezi săgeata) și obținem restul 111;
- Deoarece restul 111 este mai mic decât împărțitorul 1011 câțul este 0.

Deci *al treilea bit al câțului este 0;*

- Coborâm bitul deîmpărțitului, care este 1 (vezi săgeata) și obținem restul 1111;
- Deoarece restul 1111 este mai mare decât împărțitorul 1011 câțul este 1.

Deci *al patrulea bit al câțului este 1;*

- Înmulțim câțul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub restul 1111;
- Scădem 1011 din 1111 (respectând regulile scăderii în binar) și obținem **restul 100.**

Exemplul 2.

$ \begin{array}{r} 217 \quad \quad 11 \\ \hline 11 \quad \quad 19 - \text{CĂT} \\ 107 \\ \hline 99 \\ \hline 8 - \text{REST} \end{array} $	$ \begin{array}{r} 11011001 \quad \quad 1011 \\ \hline 1011 \quad \downarrow \downarrow \downarrow \downarrow \\ 0010100 \\ \hline 1011 \\ 010011 \\ \hline 1011 \\ 01000 - \text{REST} \end{array} $
---	--

Algoritmul împărțirii deîmpărțitului 1101100 la împărțitorul 1011:

- Deoarece numărul format din primi 4 biți ai deîmpărțitului 1101 este mai mare decât 1011.

Deci *primul bit al câțului este 1;*

- Înmulțim câțul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub primi 4 biți ai deîmpărțitului;
- Scădem 1011 din 1101 (respectând regulile scăderii în binar) și obținem restul 10;
- Coborâm bitul deîmpărțitului, care este 1 (vezi săgeata) și obținem restul 101;
- Deoarece restul 101 este mai mic decât împărțitorul 1011 câțul este 0.

Deci *al doilea bit al câțului este 0;*

- Coborâm bitul deîmpărțitului, care este 0 (vezi săgeata) și obținem restul 1010;
- Deoarece restul 1010 este mai mic decât împărțitorul 1011 câțul este 0.

Deci *al treilea bit al câtului este 0*;

- Coborâm bitul deîmpărțitului, care este 0 (vezi săgeata) și obținem restul 10100;
- Deoarece restul 10100 este mai mare decât împărțitorul 1011 câtul este 1.

Deci *al patrulea bit al câtului este 1*;

- Înmulțim câtul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub restul 10100;
- Scădem 1011 din 10100 (respectând regulile scăderii) și obținem restul 1001;
- Coborâm bitul deîmpărțitului, care este 1 (vezi săgeata) și obținem restul 10011;
- Deoarece restul 10011 este mai mare decât împărțitorul 1011 câtul este 1.

Deci *al cincilea bit al câtului este 1*;

- Înmulțim câtul 1 cu împărțitorul 1011 și trecem rezultatul în stânga sub restul 10011;
- Scădem 1011 din 10011 (respectând regulile scăderii) și obținem **restul 1000**.

1.3.2 OPERAȚII CU NUMERE OCTALE ȘI HEXAZECIMALE

A. ADUNAREA NUMERELOR OCTALE

Reguli:

- Adunarea se face ca în sistemul zecimal, prin scrierea numerelor unul sub altul;
- Dacă prin adunarea caracterelor de pe o coloana se depășește valoarea 7 numărul obținut se scrie ca o sumă de 2 numere (un număr reprezintă baza sistemului adică 8 iar celălalt reprezintă valoarea cu care s-a depășit baza) astfel:
 $8 = 8 + 0$; $9 = 8 + 1$; $10 = 8 + 2$; $14 = 8 + 6$;
- Numărul care reprezintă **baza** (care are valoarea în octal 1) se *transportă* deasupra următoarei coloane din stânga;
- Suma cifrelor de pe coloana respectivă se adună cu transportorul de deasupra coloanei care **ATENȚIE!** are valoarea 1;
- Numărul care reprezintă *valoarea cu care s-a depășit baza* este *rezultatul adunării* de pe coloana respectivă în cazul în care suma numerelor de pe coloana respectivă este mai mare decât 7;
- Dacă suma numerelor de pe o coloană este mai mică sau egală cu 7, rezultatul obținut reprezintă *rezultatul adunării* de pe coloana respectivă.

Exemple de adunare a două numere octale

Exemplul 1.

$$\begin{array}{rcccc}
 & 1 & 1 & 0 & \\
 3 & 7 & 2 & 1_8 & \\
 + & 1 & 3 & 6 & 4_8 \\
 \hline
 (5+0) & (8+3) & (8+0) & (5+0) & \\
 5 & 3 & 0 & 5_8 &
 \end{array}
 \quad 3721_8 + 1363_8 = 5305_8$$

- $1 + 4 = 5$ transport 0 \Rightarrow prima cifră (din dreapta) este 5
- $2 + 6 + 0 = 8 = 8 + 0 = 0$ transport 1 \Rightarrow a doua cifră este 0
- $7 + 3 + 1 = 11 = 8 + 3 = 3$ transport 1 \Rightarrow a treia cifră este 3
- $3 + 1 + 1 = 5$ transport 0 \Rightarrow a patra cifră este 5

Exemplul 2.

$$\begin{array}{r}
 1 \\
 1702_8 \\
 + 2131_8 \\
 \hline
 4033_8
 \end{array}$$

Exemplul 3.

$$\begin{array}{r}
 111 \\
 575_8 \\
 + 276_8 \\
 \hline
 1073_8
 \end{array}$$

Exemplul 4.

$$\begin{array}{r}
 11 \\
 27_8 \\
 + 77_8 \\
 \hline
 126_8
 \end{array}$$

B. SCĂDEREA NUMERELOR OCTALE

Reguli:

- Scăderea se face ca în sistemul zecimal, prin scrierea numerelor unul sub altul;
- Dacă prin scăderea caracterelor de pe o coloana rezultatul obținut este negativ (numărul de sus este mai mic decât numărul de jos), se împrumută de pe următoarea coloană din stânga o unitate în octal care înseamnă opt unități în zecimal;
- Se face suma algebrică dintre împrumut și numerele de pe coloana respectivă iar în urma calculului se obține cifra corespunzătoare rezultatului de pe acea coloană;
- Unitatea (1) împrumutată de pe o coloană se scade din cifra de sus a coloanei de unde a fost împrumutată.

Exemple de adunare a două numere octale

Exemplul 1.

$$\begin{array}{r}
 -1 \\
 4 5 3_8 457_8 - 264_8 = 167_8 \\
 - 2 6 4_8 \\
 \hline
 (4-1-2=1) (8+5-1-6=6) (8+3-4=7) \\
 1 6 7_8
 \end{array}$$

- Scad numerele de pe coloana din dreapta $\Rightarrow 3 - 4 < 0 \Rightarrow$ împrumut o unitate octală de pe coloana din mijloc;
- Adun împrumutul la diferența numerelor de pe coloană $\Rightarrow 8+3-4=7 \Rightarrow$ cifra **7**;
- Scad din diferența numerelor de pe coloana din mijloc împrumutul $\Rightarrow 5 - 6 - 1 < 0 \Rightarrow$ împrumut o unitate octală de pe coloana din stânga;
- Adun împrumutul la diferența numerelor de pe coloană $8+5-6-1=6 \Rightarrow$ cifra **6**;
- Din diferența numerelor de pe coloana din stânga scad unitatea împrumutată $\Rightarrow 4 - 2 - 1 = 1 \Rightarrow$ cifra **1**.

Exemplul 2.

$$\begin{array}{r}
 -1 -1 \\
 6 \ 1 \ 2_8 \\
 - 4 \ 5 \ 7_8 \\
 \hline
 1 \ 3 \ 3_8
 \end{array}$$

Exemplul 3.

$$\begin{array}{r}
 -1 \\
 5 \ 3 \ 2_8 \\
 - 2 \ 5 \ 1_8 \\
 \hline
 2 \ 6 \ 1_8
 \end{array}$$

Exemplul 4.

$$\begin{array}{r}
 -1 \\
 3 \ 6 \ 2_8 \\
 - 1 \ 3 \ 8_8 \\
 \hline
 2 \ 2 \ 2_8
 \end{array}$$

C. ADUNAREA NUMERELOR HEXAZECIMALE

Reguli:

- Adunarea se face ca în sistemul zecimal, prin scrierea numerelor unul sub altul
- Înainte de a efectua adunările, caracterele alfabetice (A, B,C,D,E,F) se înlocuiesc cu valorile lor în zecimal (10,11,12,13,14,15) – vezi tabelul 1.3 din secțiunea 1.1;
- Dacă prin adunarea caracterelor de pe o coloana se depășește valoarea 15 numărul obținut se scrie ca o sumă de 2 numere (un număr reprezintă baza sistemului adică 16 iar celălalt reprezintă valoarea cu care s-a depășit baza) astfel:

$$16 = 16 + 0 ; 17 = 16 + 1 ; 18 = 16 + 2 ; \dots\dots\dots 31 = 16 + 15;$$

- Numărul care reprezintă *baza* (care are valoarea în hexazecimal 1) se *transportă* deasupra următoarei coloane din stânga;
- Suma cifrelor de pe coloana respectivă se adună cu transportorul de deasupra coloanei care ATENȚIE! are valoarea 1;
- Rezultatul adunării se transformă în hexazecimal (conform tabelului 1.1 din secțiunea 3) și reprezintă *rezultatul adunării* de pe coloana respectivă.

Exemple de adunare a două numere hexazecimale

Exemplul 1.

$$\begin{array}{r}
 6\ D\ 8\ A\ 3\ 2_{16} \\
 +\ 3\ 3\ E\ 4\ C\ 8_{16} \\
 \hline
 10\ (16+1)\ (16+6)\ 14\ 15\ 10
 \end{array}
 \Rightarrow
 \begin{array}{r}
 \begin{array}{cccccc}
 & +1 & +1 & & & \\
 6 & 13 & 8 & 10 & 3 & 2 \\
 + & 3 & 3 & 15 & 4 & 12 & 8 \\
 \hline
 10 & (16+1) & (16+6) & 14 & 15 & 10
 \end{array} \\
 \Rightarrow
 \begin{array}{r}
 6\ D\ 8\ A\ 3\ 2_{16} \\
 +\ 3\ 3\ E\ 4\ C\ 8_{16} \\
 \hline
 A\ 1\ 6\ E\ F\ A_{16}
 \end{array}
 \end{array}$$

- | | | |
|--------------------------------|-------------|------------------------------------|
| $2 + 8 = 10 = A_{16}$ | transport 0 | ⇒ prima cifră (din dreapta) este A |
| $3 + 12 = 15 = F$ | transport 0 | ⇒ a doua cifră este F |
| $10 + 4 = 14 = E$ | transport 0 | ⇒ a treia cifră este E |
| $8 + 14 = 22 = 16 + 6 = 6$ | transport 1 | ⇒ a patra cifră este 6 |
| $13 + 3 + 1 = 17 = 16 + 1 = 1$ | transport 1 | ⇒ a cincea cifră este 1 |
| $6 + 3 + 1 = 10 = A$ | transport 0 | ⇒ a șasea cifră este A |

Exemplul 2.

$$\begin{array}{r}
 1\ 1\ 1 \\
 A\ 3\ D\ 4_{16} \\
 +\ C\ F\ E\ B_{16} \\
 \hline
 1\ 7\ 3\ B\ F_{16}
 \end{array}$$

Exemplul 3.

$$\begin{array}{r}
 1\ 1\ 1 \\
 2\ A\ 5\ 7_{16} \\
 +\ 5\ 7\ B\ 9_{16} \\
 \hline
 8\ 2\ 1\ 0_{16}
 \end{array}$$

Exemplul 4.

$$\begin{array}{r}
 1\ 1 \\
 1\ 9\ B\ 9_{16} \\
 +\ C\ 7\ E\ 6_{16} \\
 \hline
 E\ 1\ 9\ F_{16}
 \end{array}$$

D. SCĂDEREA NUMERELOR HEXAZECIMALE

Reguli:

- Scăderea se face ca în sistemul zecimal, prin scrierea numerelor unul sub altul;
- Înainte de a efectua scăderile, caracterele alfabetice (A, B,C,D,E,F) se înlocuiesc cu valorile lor în zecimal (10,11,12,13,14,15) – vezi tabelul 1.3 din secțiunea 1.1;
- Dacă prin scăderea caracterelor de pe o coloana rezultatul obținut este negativ (numărul de sus este mai mic decât numărul de jos), se împrumută de pe

1.4. CODAREA NUMERELOR BINARE

Codificare presupune realizarea unei schimbări a formei de exprimare a informației, altfel spus o translatare de limbaj.

1.4.1 REPREZENTAREA ÎN SISTEM BINAR A NUMERELOR NEGATIVE

Pentru reprezentarea în binar a unui număr negativ, primul bit din stânga reprezentării numărului este utilizat ca bit de semn astfel:

0 pentru numere **pozitive (+)**

1 pentru numere **negative (-)**

A. CODUL DIRECT

Pentru numerele negative cu n biți, bitul de semn este **1** iar ceilalți $n-1$ biți servesc pentru reprezentarea valorii absolute a numărului.

Exemplu: Reprezentarea numărului **-5** pe opt biți în cod direct.

Convertim numărul 5 din baza 10 în baza 2 $\Rightarrow 5_{10} = 101_2$

Valoarea absolută a numărului **-5** reprezentat pe 8 biți este **0000101₂**

Pentru numărul **-5** primul bit din stânga este **1**

Numărul -5 pe opt biți în cod direct are valoarea **1000101₂**

B. CODUL INVERS (complement față de 1)

Pentru numerele negative cu n biți, bitul de semn este **1** iar ceilalți $n-1$ biți servesc pentru reprezentarea valorii absolute **NEGATE** a numărului. Negarea se realizează la nivel de bit prin transformarea biților **0** în **1** și a biților **1** în **0**.

Exemplu: Reprezentarea numărului **-5** pe opt biți în cod invers

Valoarea absolută a numărului **-5** este **0000101**.

Valoarea absolută **NEGATĂ** a numărului **-5** este **1111010**

Pentru numărul **-5** primul bit din stânga este **1**

Numărul -5 pe opt biți în cod invers are valoarea **11111010₂**

Valoarea numerică a unui număr negativ N reprezentat pe n biți în cod invers se calculează cu formula:

$$C_1(N) = 2^n - 1 - V$$

unde: n – este numărul de biți al reprezentării

V – este valoarea absolută a numărului reprezentat.

Exemplu: Valoarea numerică numărului **-5** pe opt biți în cod invers

$$C_1(N) = 2^8 - 1 - 5 = 256 - 1 - 5 = 250$$

$$11111010_2 = 1 \cdot 2^7 + 1 \cdot 2^6 + 1 \cdot 2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 250_{10}$$

C. CODUL COMPLEMENTAR (complement față de 2)

Pentru reprezentarea numerelor negative în cod complementar se parcurg etapele:

Se reprezintă numărul negativ în valoare absolută pe opt biți

Se transformă biții **0** în **1** și biții **1** în **0**

Rezultatul obținut se adună cu **1**

Exemplu: Reprezentarea numărului **-5** pe opt biți în cod complementar

Valoarea absolută a numărului **-5** este $| -5 | = 5$

Numărul **5** în sistem binar pe opt biți are valoarea **0000101**

După transformare se obține numărul **11111010**

Adunăm numărul obținut cu **1**

$$\begin{array}{r} 11111010 + \\ \quad \quad \quad \underline{\quad \quad \quad 1} \\ 11111011 \end{array}$$

Numărul negativ - 5 în cod complementar are valoarea 11111011

Valoarea numerică a unui număr negativ **N** reprezentat pe **n** biți în cod complementar se calculează cu formula:

$$C_2(N) = 2^n - V$$

unde: **n** – este numărul de biți al reprezentării

V – este valoarea absolută a numărului reprezentat.

Exemplu: Valoarea numerică numărului **-5** pe opt biți în cod complementar.

$$C_2(N) = 2^8 - 5 = 256 - 5 = 251$$

$$11111011_2 = 1 \cdot 2^7 + 1 \cdot 2^6 + 1 \cdot 2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 251_{10}$$

CONCLUZII:

În codul complementar **bitul din stânga** rămâne întotdeauna **bit de semn**.

Avantajul reprezentării numerelor în cod complementar față de reprezentarea în celelalte coduri este că prin adunarea numărului reprezentat cu complementul său față de 2 se obține rezultatul **0**.

Codul complementar este cel mai utilizat pentru reprezentarea numerelor algebrice în calculator.

1.4.2 CODURI NUMERICE

Sistemele digitale efectuează calculele interne cu ajutorul numerelor binare dar majoritatea utilizatorilor preferă să lucreze cu numere zecimale. Din această cauză au fost create interfețe cu exteriorul a sistemelor digitale care pot prelua, prelucra și afișa valori zecimale.

Prin urmare un număr zecimal este reprezentat într-un sistem digital printr-un șir de biți, diverse combinații ale valorilor din șir reprezentând diferite numere zecimale. Mulțimea formată din șiruri de n biți, în care fiecare șir de biți reprezintă câte un număr sau element, se numește **COD**.

O combinație determinată de valorile a n biți se numește **CUVÂNT DE COD**.

Pentru reprezentarea cifrelor sistemului de numerație zecimal sunt necesari minimum 4 biți deoarece numărul de cifre zecimale este 10, iar acest număr este mai mare decât 2^3 care se reprezintă pe 4 biți.

A. CODURI ZECIMAL – BINARE (BCD)

În clasa de coduri zecimal-binare (**B**inary **C**oded **D**ecimal) mulțimea X a sursei primare de informații care trebuie codificată este formată din simbolurile cifrelor sistemului zecimal, iar mulțimea cuvintelor de cod trebuie să conțină cel puțin 10 cuvinte distincte.

$X = \{0, 1, 2, 3, 4, 5, 6, 7, 8, 9\}$.

Cuvintele de cod trebuie să aibă cel puțin **4 biți**, deoarece $2^3 < 10 < 2^4 = 16$

Stabilind corespondența între cele **10** cifre ale sistemului zecimal și cele **16** cuvinte binare de **4 biți**, se pot obține în total $C_{16}^{10} = 29.059.430.400$ posibilități de codificare.

Codurile zecimal – binare se clasifică astfel (vezi **tabelul 1.6**):

- Coduri ponderate:
 - Codul 8421;
 - Codul 2421;
 - Codul 4221;
 - Codul 7421;
- Coduri neponderate:
 - Codul Exces 3;
 - Codul Gray;
 - Codul 2 din 5;
 - Codul 8421 cu bit de paritate.

Tabelul 1.6. Coduri zecimal-binare

Numere în zecimal	CODURI ZECIMAL-BINARE							
	Coduri ponderate				Coduri neponderate			
	8421	2421	4221	7421	Exces3	Gray	2 din5	8421 cu bit de paritate impară
0	0000	0000	0000	0000	0011	0000	000 11	1 0000
1	0001	0001	0001	0001	0100	0001	00 101	0 0001
2	0010	0010	0010	0010	0101	0011	00 110	0 0010
3	0011	0011	0011	0011	0110	0010	0 1001	1 0011
4	0100	0100	0100	0100	0111	0110	0 1010	0 0100
5	0101	1011	1001	0101	1000	0111	0 1100	1 0101
6	0110	1100	1100	0110	1001	0101	10001	1 0110
7	0111	1101	1101	0111	1010	0100	10010	0 0111
8	1000	1110	1110	1001	1011	1100	10100	0 1000
9	1001	1111	1111	1010	1100	1101	11000	1 1001

A1. CODURI PONDERATE

Cel mai utilizat cod ponderat este codul 8421. Acest cod se mai numește codul zecimal-binar natural **NBCD** (**N**atural-**B**inary-**C**oded-**D**ecimal), în terminologia curentă este definit impropriu doar codul **BCD**.

Bitul **0** are ponderea **1** (2^0), bitul **1** are ponderea **2** (2^1), bitul **2** are ponderea **4** (2^2), bitul **3** are ponderea **8** (2^3). Deci în codul 8421 ponderile biților sunt 8, 4, 2, 1.

Se observă că ponderea unui bit este egală cu notația codului corespunzătoare bitului respectiv.

Aceeași regulă de fixare a ponderii bitului din cuvântul de cod, egală cu cea din notația codului, se respectă la toate celelalte coduri ponderate.

După cum se observă din **Tabelul 1.6** pentru fiecare caracter zecimal corespunde un cod de 4 biți. Pentru a transforma codul binar în număr zecimal se înmulțește baza sistemului binar (**2**) cu ponderea bitului corespunzător și se adună rezultatele.

Exemple:

Codul 0111_{8421} se scrie $0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 0 + 4 + 2 + 1 = 7$

Codul 0111_{8421} se mai poate scrie $0 \cdot 8 + 1 \cdot 4 + 1 \cdot 2 + 1 \cdot 1 = 0 + 4 + 2 + 1 = 7$

Codul 1110_{2421} se scrie $1 \cdot 2^1 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 2 + 4 + 2 + 0 = 8$

Codul 1110_{2421} se mai poate scrie $1 \cdot 2 + 1 \cdot 4 + 1 \cdot 2 + 0 \cdot 1 = 2 + 4 + 2 + 1 = 8$

Codul 1101_{4221} se scrie $1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^1 + 1 \cdot 2^0 = 4 + 2 + 0 + 1 = 7$

Codul 1101_{4221} se mai poate scrie $1 \cdot 4 + 1 \cdot 2 + 0 \cdot 2 + 1 \cdot 1 = 4 + 2 + 0 + 1 = 7$

Codul 1010_{7421} se scrie $1 \cdot 7 + 0 \cdot 4 + 1 \cdot 2 + 0 \cdot 1 = 7 + 0 + 2 + 0 = 9$

Numerele pot fi reprezentate în **BCD** prin cuvinte de orice lungime folosindu-se câte **1 octet (8 biți)** pentru fiecare combinație de două cifre. Numerele **BCD** precedate de semn prezintă un bit suplimentar pentru semn (primul bit din stânga).

A2. CODURI NEPONDERATE**1. Codul EXCES 3**

Codul EXCES 3 se obține din cuvântul de cod **8421**, al cifrei zecimale respective, la care se adună **0011**, adică **3** în binar.

EXEMPLU:**Reprezentarea cifrei 8 în cod EXCES 3.**

Cifra **8** în codul **8421** are valoarea **1000**

Pentru reprezentarea în codul EXCES 3 se adună $1000 + 0011 = 1011$

Valoarea cifrei **8** în codul **EXCES 3** este **1011**

Utilizând codul **EXCES 3**, se poate face distincție între lipsa unei informații înscrise într-un registru sau locație de memorie și înscriserea valorii zero. (0000 reprezintă lipsa unei informații, iar zero este codificat prin 0011)

2. Codul 2 din 5

Acest cod se utilizează pentru reprezentarea numerelor zecimale printr-un grup de **5 biți** din care numai doi biți sunt semnificativi (au valorile egale cu **1**). În acest fel se realizează o unicitate a reprezentării, deoarece din cele 32 numere posibile cu 5 biți (2^5) numai 10 satisfac condiția 2 din 5. Numerele care satisfac condiția **2 din 5** sunt prezentate în **tabelul 1.6**.

Acest cod creează posibilitatea *detectării erorilor multiple la transmiterea informației*.

3. Codul 8421 cu bit de paritate.

Acest cod este un **cod detector de erori**. Codul conține un bit suplimentar numit **bit de paritate** care este primul bit din stânga numărului reprezentat în acest cod. Codul se obține din codul **8421** prin adăugarea unui bit de paritate în fața codului **8421** care reprezintă un anumit număr. Bitul de paritate se poate alege astfel încât numărul total al biților cu valoare 1, în exprimarea numărului, să fie **par** respectiv **impar**.

Acest cod se utilizează pentru *verificarea transmiției corecte a informației*

4. Codul GRAY

Codul Gray este un cod digital care acceptă modificarea unui singur bit din cuvântul de cod, la trecerea dintre două cuvinte de cod succesive (trecerea de la o cifră zecimală la următoarea cifră zecimală).

Această proprietate face ca acest cod să fie utilizat la dispozitivele de codare circulare (diverse traductoare unghiulare de poziție).

Codul **gray** se obține din codul **8421** astfel (vezi **tabelul 1.7**):

- **G₀** – repetă primele **două** locații ale lui **B₀**, după care se reflectă din două în două locații astfel: **01 10 01 10 01 10 01 10**;
- **G₁** – repetă primele **patru** locații ale lui **B₁**, după care se reflectă din patru în patru locații astfel: **0011 1100 0011 1100**;
- **G₂** – repetă primele **opt** locații ale lui **B₂**, după care se reflectă din opt în opt astfel: **00001111 11110000**;
- **G₃** – repetă **B₃**.

Tabelul 1.7 – Tabelul de adevăr al convertorului de cod 8421 – gray

Număr zecimal	CODUL 8421				CODUL GRAY			
	B3	B2	B1	B0	G3	G2	G1	G0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	1
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

Codul **Gray** are proprietatea de adiacență, adică trecerea de la o cifră zecimală la următoarea sau precedenta necesită modificarea unui singur bit din cuvântul de cod. Codul **Gray** este util pentru mărimile care cresc sau descresc succesiv.

1.4.3 CODURI ALFANUMERICE

Codurile alfanumerice conțin cifre, litere și semne speciale care se numesc **caractere**.

Cel mai utilizat cod alfanumeric este codul **ASCII** (*The American Standard Code for Information Interchange – codul american standardizat pentru schimbul de informații*)

Codul **ASCII** utilizează **7 biți** pentru a codifica 128 de caractere diferite (vezi **Tabelul 1.8**).

Codul **ASCII** conține litere mari, litere mici, cifre, sisteme de punctuație și diverse caractere de comandă care nu se tipăresc.

Tabelul 1.8 – Codul ASCII

b ₃ b ₂ b ₁ b ₀	b ₆ b ₄ b ₅							
	000	001	010	011	100	101	110	111
0000	NULL	DLE		0	@	P	`	p
0001	SOH	DC1	!	1	A	Q	a	q
0010	STX	DC2	"	2	B	R	b	r
0011	ETX	DC3	#	3	C	S	c	s
0100	EOT	DC4	\$	4	D	T	d	t
0101	ENQ	NAK	%	5	E	U	e	u
0110	ACK	SYN	&	6	F	V	f	v
0111	BEL	ETB	'	7	G	W	g	w
1000	BS	CAN	(8	H	X	h	x
1001	HT	EM)	9	I	Y	i	y
1010	LF	SUB	*	:	J	Z	j	z
1011	VT	ESC	+	;	K	[k	{
1100	FF	FS	,	<	L	\	l	
1101	CR	GS	-	=	M]	m	}
1110	SO	RS	.	>	N	^	n	~
1111	SI	US	/	?	O	_	o	DEL

EXEMPLE de reprezentare în ASCII a caracterelor:

C – 100 0011 (coloana 100 linia 0011)

& – 010 0110 (coloana 010 linia 0110)

9 - 011 1001 (coloana 011 linia 1001).



REZUMATUL CAPITOLULUI

- **Sistemul de numerație zecimal** utilizează **10 caractere (cifre)** și are baza **10** deoarece pentru reprezentarea unui număr în acest sistem sunt permise 10 caractere (0, 1, 2, 3, 4, 5, 6, 7, 8, 9).
- **Sistemul de numerație binar** este un sistem de numerație pozițional care utilizează **2 caractere (0 și 1)** și are baza **2**.
- **Sistemul de numerație octal** utilizează **8 caractere (0, 1, 2, 3, 4, 5, 6, 7)** și are baza **8**.
- La fiecare caracter din sistemul de numerație octal îi corespunde un șir de 3 biți:
 $0 \Leftrightarrow 000 = 0x2^2 + 0x2^1 + 0x2^0, \dots, 7 \Leftrightarrow 111 = 1x2^2 + 1x2^1 + 1x2^0 = 4+2+1 = 7$
- **Sistemul de numerație hexazecimal** utilizează 16 caractere (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F) și are baza **16**.
- La fiecare caracter din sistemul de numerație hexazecimal îi corespunde un șir de 4 biți:
 $0 \Leftrightarrow 0000 = 0x2^3 + 0x2^2 + 0x2^1 + 0x2^0, \dots, F \Leftrightarrow 1111 = 1x2^3 + 1x2^2 + 1x2^1 + 1x2^0 = 15$
- **Conversia unui număr din altă bază într-un număr în baza 10:**
 - $11011_2 = 1x2^4 + 1x2^3 + 0x2^2 + 1x2^1 + 1x2^0 = 16 + 8 + 0 + 2 + 1 = 27_{10}$
 - $7021_8 = 7x8^3 + 0x8^2 + 2x8^1 + 1x8^0 = 3584 + 0 + 16 + 1 = 3601_{10}$
 - $1AF_{16} = 1x16^2 + Ax16^1 + Fx16^0 = 256 + 10x16 + 15x1 = 256+160+15 = 431_{10}$
- **Conversia unui număr din baza 10 într-un număr din altă bază:**
 - Pentru conversia în baza 2 se împarte succesiv la 2 astfel:

$$\begin{array}{r} 83 : 2 = 41 \text{ rest } 1 \\ 41 : 2 = 20 \text{ rest } 1 \\ 20 : 2 = 10 \text{ rest } 0 \\ 10 : 2 = 5 \text{ rest } 0 \\ 5 : 2 = 2 \text{ rest } 1 \\ 2 : 2 = 1 \text{ rest } 0 \\ 1 : 2 = 0 \text{ rest } 1 \end{array}$$
 - $83_{10} = 1010011_2$
 - Pentru conversia în baza 8 se împarte succesiv la 8 astfel:

$$\begin{array}{r} 1080 : 8 = 135 \text{ rest } 0 \\ 135 : 8 = 16 \text{ rest } 7 \\ 16 : 8 = 2 \text{ rest } 0 \\ 2 : 8 = 0 \text{ rest } 2 \end{array}$$
 - $1080_{10} = 2070_8$

- Pentru conversia în baza 16 se împarte succesiv la 16 astfel:

$$\begin{array}{r}
 254 : 16 = 15 \text{ rest } 14 \leftarrow \\
 15 : 16 = 0 \text{ rest } 15
 \end{array}
 \qquad
 \begin{array}{r}
 14 \Leftrightarrow E \uparrow \\
 15 \Leftrightarrow F \uparrow
 \end{array}$$

$$254_{10} = FE_8.$$

- Pentru **conversia numerelor binare în numere octale** se împart biții numărului binar în grupe de câte 3 pornind de la dreapta (sau de la virgulă) spre stânga:

$$10011100_2 = 010\ 011\ 100 = 234_8.$$

- Pentru **conversia numerelor octale în numere binare** se înlocuiește fiecare caracter din octal cu șirul corespunzător de 3 biți:

$$742_8 = 111\ 100\ 010 = 111100010_2$$

- Pentru **conversia numerelor binare în numere hexazecimale** se împart biții numărului binar în grupe de câte 4 biți de la dreapta la stânga (pentru completarea primei grupe din stânga se adaugă **0**) :

$$1010011_2 = 0101\ 0011 = 53_{16}$$

- Pentru **conversia numerelor hexazecimale în numere binare** se înlocuiește fiecare caracter din hexazecimal cu șirul corespunzător de 4 biți:

$$DAC12_{16} = 1101\ 1010\ 1100\ 0001\ 0010 = 11011010110000010010_2.$$

- Reguli de bază la adunarea numerelor binare:

- $0 + 0 = 0$ transport 0;
- $0 + 1 = 1$ transport 0;
- $1 + 0 = 1$ transport 0;
- $1 + 1 = 0$ transport 1.

- Reguli de bază la scăderea numerelor binare:

- $0 - 0 = 0$ împrumut 0;
- $1 - 1 = 0$ împrumut 0;
- $1 - 0 = 1$ împrumut 0;
- $0 - 1 = 1$ împrumut 1.

- Reguli de bază la înmulțirea numerelor binare:

- $0 \times 0 = 0$;
- $1 \times 0 = 0$;
- $0 \times 1 = 0$;
- $1 \times 1 = 1$.



EVALUAREA CUNOȘTIȚELOR

1. Efectuați următoarele conversii între sisteme de numerație:

a. $10110111_2 = ?_8$;

b. $174003_8 = ?_2$;

c. $1101011010_2 = ?_{16}$;

d. $FA35_{16} = ?_2$;

e. $1100011_2 = ?_{10}$;

f. $12345_{10} = ?_{16}$;

g. $255_{10} = ?_2$;

h. $7531_{10} = ?_8$;

i. $2467_8 = ?_{16}$;

j. $FE12A_{16} = ?_8$;

2. Converteți următoarele numere din octal în binar și hexazecimal:

a. $713621_8 = ?_2 = ?_{16}$;

b. $13045_8 = ?_2 = ?_{16}$;

c. $2304_8 = ?_2 = ?_{16}$;

d. $777_8 = ?_2 = ?_{16}$;

e. $111,111_8 = ?_2 = ?_{16}$;

3. Converteți următoarele numere din hexazecimal în binar și octal:

a. $BABA_{16} = ?_2 = ?_8$;

b. $F1E2_{16} = ?_2 = ?_8$;

c. $9B8C2_{16} = ?_2 = ?_8$;

d. $89D67A_{16} = ?_2 = ?_8$;

e. $DEAD, BEEF_{16} = ?_2 = ?_8$;

4. Adunați următoarele perechi de numere binare:

a. $111001 + 10001 = ?$;

b. $1001100 + 111110 = ?$;

c. $11110000 + 10000001 = ?$;

d. $101010 + 101010 = ?$

5. Adunați următoarele perechi de numere hexazecimale:

a. $F35B + 27E6 = ?$;

b. $B9D4 + 4F5A = ?$;

c. $1234 + ABCD = ?$;

d. $AB67 + EF89 = ?$.

CAPITOLUL 2. FUNCȚII LOGICE

2.1 AXIOMELE ȘI TEOREMELE ALGEBREI LOGICE

Algebra logică are la bază *principiul dualității* potrivit căruia toate axiomele și teoremele rămân valabile dacă se fac schimbările “+” cu “•” respectiv “0” cu “1”.

Semnul “+” reprezintă **ADUNARE** logică. Semnul “•” reprezintă **ÎNMULȚIRE** logică.

Conform principiului dualității fiecare axiomă și teoremă are două forme.

AXIOMELE ALGEBREI LOGICE

1. **ASOCIATIVITATEA:** $(A+B)+C = A+(B+C) = A+B+C$ $(A \cdot B) \cdot C = A \cdot (B \cdot C) = A \cdot B \cdot C$

2. **COMUTATIVITATEA:** $A + B = B + A$ $A \cdot B = B \cdot A$

3. **DISTRIBUTIVITATEA:** $A \cdot (B+C) = A \cdot B + A \cdot C$ $A + B \cdot C = (A+B) \cdot (A+C)$

4. **ELEMENT NEUTRU:** $A + 0 = 0 + A = A$ $A \cdot 1 = 1 \cdot A = A$

5. **COMPLEMENTUL:** $A + \bar{A} = 1$ $A \cdot \bar{A} = 0$

TEOREMELE ALGEBREI LOGICE

1. IDEMPOTENȚA

$$A + A + A + \dots + A = A$$

$$A \cdot A \cdot A \cdot \dots \cdot A = A$$

2. ELEMENTE NEUTRE

$$A + 1 = 1$$

$$A \cdot 0 = 0$$

3. ABSORBȚIA

$$A + A \cdot B = A$$

$$A \cdot (A + B) = A$$

4. ABSORBȚIA INVERSĂ

$$\bar{A} + \bar{A} \cdot B = \bar{A}$$

$$\bar{A} \cdot (\bar{A} + B) = \bar{A}$$

$$A + \bar{A} \cdot B = A + B$$

$$A \cdot (\bar{A} + B) = A \cdot B$$

5. DUBLA NEGAȚIE (INVOLUȚIA)

$$\bar{\bar{A}} = A$$

6. TEOREMELE LUI DE MORGAN

$$\overline{A + B} = \bar{A} \cdot \bar{B}$$

$$\overline{A \cdot B} = \bar{A} + \bar{B}$$

$$A + B = \overline{\bar{A} \cdot \bar{B}}$$

$$A \cdot B = \overline{\bar{A} + \bar{B}}$$

Pentru înțelegerea și demonstrarea axiomelor, teoremelor sau a altor relații în algebra logică se ține cont de următoarele reguli:

A și **B** pot fi înlocuite cu **0** sau **1**. Dacă **A = 0** atunci **B = 1** și invers

$$0 \cdot 0 = 0 \quad 0 + 0 = 0 \quad 0 \cdot 1 = 0 \quad \bar{0} = 1$$

$$1 \cdot 1 = 1 \quad 1 + 1 = 1 \quad 1 \cdot 0 = 0 \quad \bar{1} = 0$$

2.2 PREZENTAREA FUNCȚIILOR LOGICE

Algebra booleană operează pe o mulțime $B = \{ x \mid x \in \{0,1\} \}$.

În această mulțime se definesc 3 legi de compoziție:

Complementarea (inversarea logică, negarea , “NU” , „NOT”)

Disjuncția (suma logică, reuniunea , „SAU” , „OR”)

Conjuncția (produsul logic, intersecția, „ȘI” , „AND”)

O funcție $f : B^n \rightarrow B$ se numește **funcție booleană**.

O funcție booleană de n variabile $y = f(x_1, x_2, x_3, \dots, x_n)$ se caracterizează prin faptul că atât variabilele cât și funcția nu pot lua decât două valori distincte **0** și **1**.

Din cele prezentate mai sus rezultă că în algebra booleană sunt **trei** funcții elementare:

Funcția NU \rightarrow (NOT) \rightarrow **NEGAȚIE**

Funcția SAU \rightarrow (OR) \rightarrow **ADUNARE**

Funcția ȘI \rightarrow (AND) \rightarrow **ÎNMULȚIRE**

Prin combinarea celor trei funcții logice elementare se mai obțin încă patru funcții logice:

Funcția SAU – NU \rightarrow (NOR) \rightarrow **NEGAREA SUMEI LOGICE**

Funcția ȘI – NU \rightarrow (NAND) \rightarrow **NEGAREA PRODUSULUI LOGIC**

Funcția SAU – EXCLUSIV \rightarrow (XOR) \rightarrow **SUMA MODULO 2**

Funcția SAU – EXCLUSIV - NU \rightarrow (NXOR) \rightarrow **NEGARE SUMĂ MODULO 2**

În **tabelul 2.1** sunt prezentate funcțiile logice elementare utilizate în algebra logică.

Tabelul 2.1 – FUNCȚII LOGICE ELEMENTARE

Nr. crt.	Denumirea funcției logice	Operația realizată	Expresia funcției logice
1	NU (NOT)	Inversare	$Y = \bar{A}$
2	SAU (OR)	Sumă logică	$Y = A + B$
3	ȘI (AND)	Produs logic	$Y = A \cdot B$
4	SAU - NU (NOR)	Negarea sumei logice	$Y = \overline{A + B}$
5	ȘI – NU (NAND)	Negarea produsului logic	$Y = \overline{A \cdot B}$
6	SAU - EXCLUSIV (XOR)	Sumă modulo 2	$Y = A \oplus B$
7	SAU - EXCLUSIV - NEGAT (NXOR)	Negarea sumei modulo 2	$Y = \overline{A \oplus B}$

Funcțiile logice de bază prezentate mai sus se implementează (realizează) cu ajutorul unor circuite fizice numite **porți logice**.

Aceste dispozitive sunt prezentate în capitolul **PORȚI LOGICE** .

2.3 REPREZENTAREA FUNCȚIILOR LOGICE

Pentru reprezentarea funcțiilor se folosesc în mod curent 2 metode:

- Reprezentarea prin tabela de adevăr;
- Reprezentarea prin diagrame Veitch – Karnaugh.

2.3.1. REPREZENTAREA FUNCȚIILOR LOGICE PRIN TABELA DE ADEVĂR

TABELA DE ADEVĂR - stabilește corespondența dintre valorile de adevăr ale variabilelor de intrare și valoarea de adevăr a funcției în fiecare punct al domeniului de definiție.

TABELUL DE ADEVĂR AL FUNCȚIEI NU (NOT)

A	$Y = \bar{A}$
0	1
1	0

**TABELUL DE ADEVĂR
AL FUNCȚIEI SAU (OR)**

A	B	$Y = A + B$
0	0	0
0	1	1
1	0	1
1	1	1

**TABELUL DE ADEVĂR
AL FUNCȚIEI ȘI (AND)**

A	B	$Y = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

**TABELUL DE ADEVĂR
AL FUNCȚIEI SAU - NU (NOR)**

A	B	$Y = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0

**TABELUL DE ADEVĂR
AL FUNCȚIEI ȘI - NU (NAND)**

A	B	$Y = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

**TABELUL DE ADEVĂR
AL FUNCȚIEI SAU-EXCLUSIV
(XOR)**

A	B	$Y = A \oplus B$ $Y = \overline{A} \cdot B + A \cdot \overline{B}$
0	0	0
0	1	1
1	0	1
1	1	0

**TABELUL DE ADEVĂR
AL FUNCȚIEI SAU-EXCLUSIV-NEGAT
(NXOR)**

A	B	$Y = \overline{A \oplus B}$ $Y = A \cdot B + \overline{A} \cdot \overline{B}$
0	0	1
0	1	0
1	0	0
1	1	1

2.3.2 REPREZENTAREA FUNCȚIILOR LOGICE PRIN DIAGRAME VEITCH - KARNAUGH

Diagramele Veitch - Karnaugh se utilizează pentru minimizarea unei funcții logice, în scopul obținerii unei expresii algebrice cât mai simple, care permite implementarea unui circuit digital cu un număr minim de porți logice.

Diagrama Karnaugh simplifică o funcție logică cu mai multe intrări (maxim 8).

O *diagramă Karnaugh* este o reprezentare grafică a tabelului de adevăr corespunzător unei funcții logice. Diagrama unei funcții logice cu n intrări, este un tablou 2^n celule, câte o celulă pentru fiecare combinație de intrare posibilă.

Liniile și coloanele unei diagrame Karnaugh sunt etichetate astfel încât combinația de intrare a oricărei celule să poată fi aflată cu ușurință din denumirea liniei și coloanei la intersecția cărora se află celula respectivă.

În fiecare celulă a diagramei se scrie o valoare logică **0** sau **1** care reprezintă valoarea de adevăr a funcției când variabilele de intrare au valorile coordonatelor celulei respective.

În celula unei diagrame mai poate fi scris (cu dimensiuni mici) numărul *mintermenului* corespunzător din tabelul de adevăr. Mintermenul reprezintă valoarea zecimală a numărului binar format din biții variabilelor de intrare (mai simplu, reprezintă numărul de ordine al rândului din tabelul de adevăr cu precizarea că numărătoarea începe de la **0**).

a. Diagrama Karnaugh pentru o funcție cu două variabile




Figura 2.1 Versiunea simplificată a unei diagrame Karnaugh cu 2 variabile

Transformarea tabelului de adevăr a unei funcții cu două variabile în diagramă Karnaugh este prezentată în **figura 2.2**




Figura 2.2 Corespondența dintre tabela de adevăr și diagrama Karnaugh

b. Diagrama Karnaugh pentru o funcție cu trei variabile




Figura 2.3 Versiunea simplificată a unei diagrame Karnaugh cu 3 variabile

Transformarea tabelului de adevăr a unei funcții cu trei variabile în diagramă Karnaugh este prezentată în **figura 2.4**




Figura 2.4 Corespondența dintre tabela de adevăr și diagrama Karnaugh

c. Diagrama Karnaugh pentru o funcție cu patru variabile

$A \cdot B \backslash C \cdot D$	$\bar{C} \cdot \bar{D}$	$\bar{C} \cdot D$	$C \cdot D$	$C \cdot \bar{D}$
$\bar{A} \cdot \bar{B}$	$f(\bar{A}, \bar{B}, \bar{C}, \bar{D})$	$f(\bar{A}, \bar{B}, \bar{C}, D)$	$f(\bar{A}, \bar{B}, C, D)$	$f(\bar{A}, \bar{B}, C, \bar{D})$
$\bar{A} \cdot B$	$f(\bar{A}, B, \bar{C}, \bar{D})$	$f(\bar{A}, B, \bar{C}, D)$	$f(\bar{A}, B, C, D)$	$f(\bar{A}, B, C, \bar{D})$
$A \cdot B$	$f(A, B, \bar{C}, \bar{D})$	$f(A, B, \bar{C}, D)$	$f(A, B, C, D)$	$f(A, B, C, \bar{D})$
$A \cdot \bar{B}$	$f(A, \bar{B}, \bar{C}, \bar{D})$	$f(A, \bar{B}, \bar{C}, D)$	$f(A, \bar{B}, C, D)$	$f(A, \bar{B}, C, \bar{D})$

$A \cdot B \backslash C \cdot D$	00	01	11	10
00	$f(0, 0, 0, 0)$	$f(0, 0, 0, 1)$	$f(0, 0, 1, 1)$	$f(0, 0, 1, 0)$
01	$f(0, 1, 0, 0)$	$f(0, 1, 0, 1)$	$f(0, 1, 1, 1)$	$f(0, 1, 1, 0)$
11	$f(1, 1, 0, 0)$	$f(1, 1, 0, 1)$	$f(1, 1, 1, 1)$	$f(1, 1, 1, 0)$
10	$f(1, 0, 0, 0)$	$f(1, 0, 0, 1)$	$f(1, 0, 1, 1)$	$f(1, 0, 1, 0)$

Figura 2.5 Versiunea simplificată a unei diagrame Karnaugh cu 4 variabile

Mintermen	A	B	C	D	f
0	0	0	0	0	a
1	0	0	0	1	b
2	0	0	1	0	c
3	0	0	1	1	d
4	0	1	0	0	e
5	0	1	0	1	f
6	0	1	1	0	g
7	0	1	1	1	h
8	1	0	0	0	i
9	1	0	0	1	j
10	1	0	1	0	k
11	1	0	1	1	l
12	1	1	0	0	m
13	1	1	0	1	n
14	1	1	1	0	o
15	1	1	1	1	p

$AB \backslash CD$	$\bar{C}\bar{D}(00)$	$\bar{C}D(01)$	$CD(11)$	$C\bar{D}(10)$
$\bar{A}\bar{B}(00)$	0 a	b	3 d	2 c
$\bar{A}B(01)$	4 e	5 f	7 h	6 g
$AB(11)$	12 m	13 n	15 p	14 o
$AB(10)$	8 i	9 j	11 l	10 k

Figura 2.6 Corespondența dintre tabela de adevăr și diagrama Karnaugh

2.4. SIMPLIFICAREA FUNCȚIILOR LOGICE

În proiectarea sistemelor digitale, implementarea circuitelor digitale se bazează pe algebra booleană. Între gradul de complexitate al funcției logice care descrie un circuit și gradul de complexitate al circuitului respectiv există o strânsă legătură. Dacă reușim să simplificăm expresia funcției logice vom reduce automat și complexitatea circuitului.

Implementarea practică a circuitului se realizează pe baza formei minimizeate a funcției logice care descrie circuitul numeric, ceea ce conduce la o configurație optimă de circuit.

2.4.1 TRANSFORMAREA TABELULUI DE ADEVĂR ÎN EXPRESII LOGICE

Procesul de proiectare a circuitelor digitale începe adeseori de la un tabel de adevăr. După cum am văzut în secțiunea 2.2, tabelul de adevăr stabilește corespondența dintre valorile de adevăr ale variabilelor de intrare și valoarea de adevăr a funcției circuitului respectiv. În funcție de starea logică a variabilelor de intrare, funcția logică a circuitului are o anumită formă. Înainte de a fi simplificată, funcția logică trebuie determinată.

Pe baza tabelului de adevăr o funcție logică se determină relativ simplu, după următorul algoritm:

- Se identifică în tabelul de adevăr liniile în care valoarea variabilei de ieșire f este **1**;
- Se face produsul variabilelor de intrare de pe liniile respective (câte un produs pentru fiecare linie);
- Forma algebrică a funcției logice f este suma acestor produse.

OBSERVAȚII:

- Dacă pe o linie a tabelului de adevăr, valoarea logică a unei variabile de intrare este **0** în expresie produsului apare forma negată a variabilei respective;
- Dacă pe o linie a tabelului de adevăr, valoarea logică a unei variabile de intrare este **1** în expresie produsului apare forma normală a variabilei respective.

Exemplu: Deducerea expresiei funcției logice care are următorul tabel de adevăr:

Dec	Hex	A	B	C	Fn
0	0	0	0	0	0
1	1	0	0	1	0
2	2	0	1	0	0
3	3	0	1	1	1
4	4	1	0	0	0
5	5	1	0	1	1
6	6	1	1	0	1
7	7	1	1	1	1

$\rightarrow \bar{A} \cdot B \cdot C$
 $\rightarrow A \cdot \bar{B} \cdot C$
 $\rightarrow A \cdot B \cdot \bar{C}$
 $\rightarrow A \cdot B \cdot C$

$$f = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C$$

În cele ce urmează se va prezenta prin câteva exemple determinarea unei funcții logice pornind de la tabelul de adevăr.

EXEMPLUL 1.

Dec	Hex	A	B	C	Fn
0	0	0	0	0	0
1	1	0	0	1	1
2	2	0	1	0	1
3	3	0	1	1	1
4	4	1	0	0	1
5	5	1	0	1	0
6	6	1	1	0	1
7	7	1	1	1	0

$\rightarrow \bar{A} \cdot \bar{B} \cdot C$
 $\rightarrow \bar{A} \cdot B \cdot \bar{C}$
 $\rightarrow \bar{A} \cdot B \cdot C$
 $\rightarrow A \cdot \bar{B} \cdot \bar{C}$
 $\rightarrow A \cdot B \cdot \bar{C}$

$$f = \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot \bar{C} + \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot \bar{C}$$

EXEMPLUL 2.

Dec	Hex	A	B	C	D	F _n	
0	0	0	0	0	0	0	
1	1	0	0	0	1	0	
2	2	0	0	1	0	0	
3	3	0	0	1	1	0	
4	4	0	1	0	0	0	
5	5	0	1	0	1	1	$\rightarrow \bar{A} \cdot B \cdot \bar{C} \cdot D$
6	6	0	1	1	0	0	
7	7	0	1	1	1	1	$\rightarrow \bar{A} \cdot B \cdot C \cdot D$
8	8	1	0	0	0	0	
9	9	1	0	0	1	0	
10	A	1	0	1	0	1	$\rightarrow A \cdot \bar{B} \cdot C \cdot \bar{D}$
11	B	1	0	1	1	1	$\rightarrow A \cdot \bar{B} \cdot C \cdot D$
12	C	1	1	0	0	0	
13	D	1	1	0	1	1	$\rightarrow A \cdot B \cdot \bar{C} \cdot D$
14	E	1	1	1	0	1	$\rightarrow A \cdot B \cdot C \cdot \bar{D}$
15	F	1	1	1	1	1	$\rightarrow A \cdot B \cdot C \cdot D$

$$f = \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D + A \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot D + A \cdot B \cdot \bar{C} \cdot D + A \cdot B \cdot C \cdot \bar{D} + A \cdot B \cdot C \cdot D$$

EXEMPLUL 3.

Dec	Hex	A	B	C	D	F _n	
0	0	0	0	0	0	1	$\rightarrow \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}$
1	1	0	0	0	1	0	
2	2	0	0	1	0	1	$\rightarrow \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D}$
3	3	0	0	1	1	0	
4	4	0	1	0	0	0	
5	5	0	1	0	1	1	$\rightarrow \bar{A} \cdot B \cdot \bar{C} \cdot D$
6	6	0	1	1	0	0	
7	7	0	1	1	1	1	$\rightarrow \bar{A} \cdot B \cdot C \cdot D$
8	8	1	0	0	0	1	$\rightarrow A \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}$
9	9	1	0	0	1	0	
10	A	1	0	1	0	1	$\rightarrow A \cdot \bar{B} \cdot C \cdot \bar{D}$
11	B	1	0	1	1	0	
12	C	1	1	0	0	0	
13	D	1	1	0	1	1	$\rightarrow A \cdot B \cdot \bar{C} \cdot D$
14	E	1	1	1	0	0	
15	F	1	1	1	1	1	$\rightarrow A \cdot B \cdot C \cdot D$

$$f = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D + A \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot B \cdot \bar{C} \cdot D + A \cdot B \cdot C \cdot D$$

EXEMPLUL 4.

Dec	Hex	A	B	C	D	F _n	
0	0	0	0	0	0	0	
1	1	0	0	0	1	0	
2	2	0	0	1	0	0	
3	3	0	0	1	1	0	
4	4	0	1	0	0	0	
5	5	0	1	0	1	1	$\rightarrow \bar{A} \cdot B \cdot \bar{C} \cdot D$
6	6	0	1	1	0	0	
7	7	0	1	1	1	1	$\rightarrow \bar{A} \cdot B \cdot C \cdot D$
8	8	1	0	0	0	0	
9	9	1	0	0	1	0	
10	A	1	0	1	0	1	$\rightarrow A \cdot \bar{B} \cdot C \cdot \bar{D}$
11	B	1	0	1	1	1	$\rightarrow A \cdot \bar{B} \cdot C \cdot D$
12	C	1	1	0	0	0	
13	D	1	1	0	1	1	$\rightarrow A \cdot B \cdot \bar{C} \cdot D$
14	E	1	1	1	0	1	$\rightarrow A \cdot B \cdot C \cdot \bar{D}$
15	F	1	1	1	1	1	$\rightarrow A \cdot B \cdot C \cdot D$

$$f = \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D + A \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot D + A \cdot B \cdot \bar{C} \cdot D + A \cdot B \cdot C \cdot \bar{D} + A \cdot B \cdot C \cdot D$$

2.4.2 MINIMIZAREA FUNCȚIILOR LOGICE

Minimizarea unei funcții logice se poate realiza prin:

- **metoda analitică** – care se bazează pe simplificarea expresiei unei funcții logice pe baza axiomelor și teoremelor algebrei booleene;
- **metoda diagramelor Veitch – Karnaugh** – care transpune axiomele și teoreme algebrei booleene pe reprezentare funcției cu diagrame Karnaugh.

În cele ce urmează se va explica prin câteva exemple simplificarea funcțiilor logice prin ambele metode.

EXEMPLUL 1. Minimizarea funcției $f = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C$

1.1 Metoda analitică


$$\begin{aligned}
 f &= \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C = B \cdot C \cdot (\bar{A} + A) + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} = \\
 &= B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} = C \cdot (B + \bar{B} \cdot A) + A \cdot B \cdot \bar{C} = C \cdot (B + A) + A \cdot B \cdot \bar{C} = \\
 &= C \cdot B + C \cdot A + A \cdot B \cdot \bar{C} = C \cdot B + A \cdot (C + \bar{C} \cdot B) = C \cdot B + A \cdot (C + B) = B \cdot C + A \cdot C + A \cdot B
 \end{aligned}$$

Prin metoda analitică se obține în urma minimizării funcția: $f = A \cdot B + A \cdot C + B \cdot C$

1.2 Metoda diagramei Karnaugh

Se parcurg următoarele etape:


- Se scrie expresia funcției $f = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C$;
- Se desenează diagrama Karnaugh;
- În celulele diagramei se introduc valorile de 1 corespunzător poziției fiecărui produs al sumei funcției f (coordonatele celulelor pentru funcția cu 3 variabile sunt prezentate în **figura 2.3** din secțiunea 2.3.2);



- Identificăm grupuri de celule alăturate care conțin valoarea 1.

• **OBSERVAȚII:**

- Fiecare grup trebuie să conțină **două sau patru celule adiacente**;
- Celule adiacente au o latură comună pe verticală sau pe orizontală și diferă printr-o singură variabilă;
- Se consideră adiacente și celulele de la capetele opuse ale unei linii sau coloane;
- celulă poate face parte din mai multe grupuri;
- În diagrama de mai jos au fost identificate **3 grupuri** de câte două celule;



- Se caută variabila sau variabilele comune pentru fiecare grup și scriem pentru fiecare grup în parte, variabila (sau produsul de variabile dacă sunt mai multe) ca rezultat boolean. Rezultatul final este suma rezultatelor fiecărui grup;
- În diagrama de mai sus:
 - pentru grupul **1** sunt comune variabilele **A și C** - rezultat logic **A•C**;
 - pentru grupul **2** sunt comune variabilele **B și C** – rezultat logic **B•C**;
 - pentru grupul **3** sunt comune variabilele **A și B** – rezultat logic **A•B**;
- Rezultatul final este : **f = A•B + A•C + B•C**.

EXEMPLUL 2. Minimizarea funcției :

$$f = A \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C}$$


2.1 Metoda analitică

$$\begin{aligned}
 f &= \underbrace{A \cdot \bar{B} \cdot \bar{C}} + \underbrace{A \cdot B \cdot \bar{C}} + \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C} = A \cdot \bar{C} \cdot \underbrace{(\bar{B} + B)}_1 + \\
 &+ \bar{A} \cdot C \cdot \underbrace{(\bar{B} + B)}_1 + \bar{A} \cdot B \cdot \bar{C} = A \cdot \bar{C} + \bar{A} \cdot C + \bar{A} \cdot B \cdot \bar{C} = A \cdot \bar{C} + \bar{A} \cdot \underbrace{(C + B \cdot \bar{C})}_{(C + B)} = \\
 &= A \cdot \bar{C} + \bar{A} \cdot C + \bar{A} \cdot B \quad \Rightarrow \quad f = A \cdot \bar{C} + \bar{A} \cdot C + \bar{A} \cdot B
 \end{aligned}$$


2.2 Metoda diagramei Karnaugh

Se parcurg etapele prezentate la punctul 1.2

- În celulele diagramei se introduc valorile de 1 corespunzătoare poziției fiecărui produs al sumei funcției f ;



- Identificăm grupuri de celule alăturate care conțin valoarea 1;
În diagrama de mai jos au fost identificate 3 grupuri de câte două celule



- În diagrama de mai sus:
 - pentru grupul 1 sunt comune variabilele A și \bar{C} - rezultat logic $A\bar{C}$;
 - pentru grupul 2 sunt comune variabilele \bar{A} și C - rezultat logic $\bar{A}C$;
 - pentru grupul 3 sunt comune variabilele \bar{A} și B - rezultat logic $\bar{A}B$;
- Rezultatul final este : $f = A \cdot \bar{C} + \bar{A} \cdot C + \bar{A} \cdot B$.

În exemplele următoare minimizarea unei funcții logice se va prezenta numai prin metoda diagramei Karnaugh .

EXEMPLUL 3. Minimizarea funcției :

$$f = \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D + A \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot D + A \cdot B \cdot \bar{C} \cdot D + A \cdot B \cdot C \cdot \bar{D} + A \cdot B \cdot C \cdot D$$

CAPITOLUL 2. FUNCȚII LOGICE


Se observă că funcția are **patru** variabile de intrare \Rightarrow diagrama Karnaugh are 16 celule.

- În celulele diagramei se introduc valorile de **1** corespunzătoare poziției fiecărui produs al sumei funcției f .

Deoarece funcția are **7 termeni**, pe diagramă în **7 celule** va fi valoarea logică **1**.

Fiecare termen al funcției se plasează la adresa corespunzătoare din celulă (vezi **figura 2.4** din secțiunea 2.3.2). Primele două caractere ale unui termen indică linia iar ultimele două caractere ale termenului indică coloana la intersecția cărora se plasează caracterul **1** în tabel. **Exemple:**

- termenul $\bar{A} \cdot B \cdot \bar{C} \cdot D$ se plasează la intersecția **liniei $\bar{A} \cdot B$** cu **coloana $\bar{C} \cdot D$**
- termenul $A \cdot B \cdot C \cdot D$ se plasează la intersecția **liniei $A \cdot B$** cu **coloana $C \cdot D$**



- Identificăm grupuri de celule alăturate care conțin valoarea 1

În general, pe o diagramă Karnaugh se încearcă formarea grupurilor cu dimensiunea pătratelor cât mai mare (cu cât dimensiunea pătratului este mai mare cu atât se elimină mai multe caractere din rezultatul final)

În diagrama de mai sus s-au format **2 grupuri** cu **pătrate** care au **4 celule** (latura = 2).

- În diagrama de mai sus:
 - pentru grupul **1** sunt comune variabilele B și D - rezultat logic $B \cdot D$
 - pentru grupul **2** sunt comune variabilele A și C - rezultat logic $A \cdot C$
- Rezultatul final este : $f = A \cdot C + B \cdot D$


EXEMPLUL 4. Minimizarea funcției :

$$f = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot C \cdot D + A \cdot B \cdot \bar{C} \cdot D + A \cdot B \cdot C \cdot D$$

- În celulele diagramei se introduc valorile de **1** corespunzătoare poziției fiecărui produs al sumei funcției f ;

Deoarece funcția are **8 termeni**, pe diagramă în **8 celule** va fi valoarea logică **1**.

Fiecare termen al funcției se plasează la adresa corespunzătoare din celulă (vezi **figura 2.6** din secțiunea 2.3.2).



- Identificăm grupuri de celule alăturate care conțin valoarea **1**;
Celulele din cele patru colțuri ale diagramei dacă au valoarea **1** formează un **pătrat**.
- În diagrama de mai sus s-au format **două** grupuri de **două pătrate** cu câte **4 celule**:
 - pentru pătratul format de celulele din mijlocul diagramei sunt comune variabilele B (pe cele 2 linii) și D (pe cele 2 coloane) - **rezultat logic $B \cdot D$**
 - pentru pătratul format de celulele din colțurile diagramei sunt comune variabilele \bar{B} (pe cele 2 linii) și \bar{D} (pe cele 2 coloane) - **rezultat logic $\bar{B} \cdot \bar{D}$**
- Rezultatul final este : $f = B \cdot D + \bar{B} \cdot \bar{D}$.



REZUMATUL CAPITOLULUI

• TEOREMELE ALGEBREI LOGICE:

- $A + 0 = 0 + A = A$ $A \cdot 1 = 1 \cdot A = A$;
- $A + \bar{A} = 1$ $A \cdot \bar{A} = 0$;
- $A + A + \dots + A = A$ $A \cdot A \cdot \dots \cdot A = A$;
- $A + 1 = 1$ $A \cdot 0 = 0$;
- $A + A \cdot B = A$ $A \cdot (A + B) = A$;
- $\bar{A} + \bar{A} \cdot B = \bar{A}$ $\bar{A} \cdot (\bar{A} + B) = \bar{A}$;
- $A + \bar{A} \cdot B = A + B$ $A \cdot (\bar{A} + B) = A \cdot B$;
- $\bar{\bar{A}} = A$
- $\overline{A + B} = \bar{A} \cdot \bar{B}$ $\overline{A \cdot B} = \bar{A} + \bar{B}$;
- $A + B = \overline{\bar{A} \cdot \bar{B}}$ $A \cdot B = \overline{\bar{A} + \bar{B}}$;

• PRINCIPALELE FUNCȚII LOGICE:

- NU (NOT) $Y = \bar{A}$;
- SAU (OR) $Y = A + B$;
- ȘI (AND) $Y = A \cdot B$;
- SAU-NU (NOR) $Y = \overline{A + B}$;
- ȘI-NU (NAND) $Y = \overline{A \cdot B}$;
- SAU-EXCLUSIV (XOR) $Y = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$;
- SAU-EXCLUSIV- NEGAT (NXOR) $Y = \overline{A \oplus B} = A \cdot B + \bar{A} \cdot \bar{B}$;

• SIMPLIFICAREA funcțiilor logice pe baza tabelului de adevăr se face după următorul algoritm:

- Se identifică în tabelul de adevăr liniile în care valoarea variabilei de ieșire f este 1;
- Se face produsul variabilelor de intrare de pe liniile respective (câte un produs pentru fiecare linie);
- Forma algebrică a funcției logice f este suma acestor produse.

• OBSERVAȚII:

- Dacă pe o linie a tabelului de adevăr, valoarea logică a unei variabile de intrare este 0 în expresie produsului apare forma negată a variabilei respective;
- Dacă pe o linie a tabelului de adevăr, valoarea logică a unei variabile de intrare este 1 în expresie produsului apare forma normală a variabilei respective.

• Minimizarea unei funcții logice se poate realiza prin:

- **metoda analitică** – care se bazează pe simplificarea expresiei unei funcții logice pe baza axiomelor și teoremelor algebrei booleene;
- **metoda diagramelor Veitch – Karnaugh** – care transpune axiomele și teoreme algebrei booleene pe reprezentare funcției cu diagrame Karnaugh.



EVALUAREA CUNOȘTIȚELOR

1. Deduceți expresia funcției logice careia îi corespunde tabelului de adevăr:

a.

A	B	C	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

b.

A	B	C	f
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

c.

A	B	C	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2. Simplificați următoarele funcții logice utilizând teoremele algebrei logice:

a. $f = A \cdot A \cdot B + C \cdot \bar{C} \cdot D;$

b. $f = B \cdot B \cdot C + B \cdot \bar{C} \cdot \bar{C} + \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C};$

c. $f = \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C} + A \cdot C;$

d. $f = (A + B) \cdot (\bar{A} + C);$

e. $f = A \cdot B + A \cdot (B + C) + B \cdot (B + C);$

f. $f = (A + \bar{A}) \cdot (A \cdot B + A \cdot B \cdot \bar{C});$

g. $f = \overline{(\bar{A} + \bar{B})} + \overline{(A + \bar{B})};$

h. $f = A \cdot B \cdot \overline{(\bar{A} + B \cdot C)};$

i. $f = (A + \bar{B} + C) \cdot \overline{(A \cdot B + \bar{A} \cdot \bar{C})};$

j. $f = A \cdot \bar{B} + \bar{A} \cdot B + (A + \bar{B}) \cdot A;$

3. Simplificați următoarele funcții logice utilizând metoda diagramei Karnaugh:

a. $f = \bar{A} \cdot \bar{B} \cdot C + A \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot B \cdot \bar{C} + A \cdot B \cdot C;$

b. $f = \bar{A} \cdot B \cdot C + \bar{A} \cdot B \cdot \bar{C} + A \cdot B \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot \bar{C};$

c. $f = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + \bar{A} \cdot B \cdot \bar{C} \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot D + \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot C \cdot \bar{D}.$

CAPITOLUL 3. PORȚI LOGICE

3.1. PORȚI LOGICE ELEMENTARE

Porțile logice sunt dispozitive electronice numerice cu ajutorul cărora sunt implementate funcțiile logice și matematice. O poartă logică este un amplificator special care acceptă și generează semnale de tensiune corespunzătoare stărilor logice **0** și **1**.

Poarta logică are una sau mai multe intrări digitale care formează o combinație de valori binare (**0** și **1**), iar la ieșire o singură stare binară (**0** sau **1**). Datorită acestei proprietăți o poartă logică este **un circuit combinațional**.

Fizic, ca și circuit electric, o poartă logică se reprezintă cu contacte electrice (pentru intrări) și lampă electrică sau LED pentru ieșire. Pentru toate porțile logice reprezentate electric, cu contacte și lămpi electrice, se respectă convențiile:

- **0 logic** este echivalent cu **nivel de tensiune scăzut (L)** sau **0 V (volți)**;
- **1 logic** este echivalent cu **nivel de tensiune ridicat (H)** sau **+ V(volți)**;
- contact electric deschis – reprezintă **0 logic la INTRARE**;
- contact electric închis – reprezintă **1 logic la INTRARE**;
- LED stins – reprezintă **0 logic la IEȘIRE**;
- LED aprins – reprezintă **1 logic la IEȘIRE**.

3.1.1 POARTA LOGICĂ NU (NOT)




Figura 3.1.1 Poarta logică NU

După cum se vede din tabela de adevăr din **figura 3.1.1 a**, poarta logică **NU**, inversează semnalul de intrare. Dacă la intrare este **0 logic** la ieșire este **1 logic** și invers.

În circuitul din **figura 3.1.1 c**, contactul **A** reprezintă **intrarea** porții iar **LED-ul f** reprezintă **ieșirea** porții.

Când contactul **A** este **deschis (0 logic)**, **LED-ul f** este **aprins (1 logic)**.

Când contactul **A** este **închis (1 logic)**, **LED-ul f** este **stins (0 logic)**.

Poarta logică **NU** este o poartă elementară cu o singură intrare.

3.1.4 POARTA LOGICĂ SAU - NU (NOR)




Figura 3.1.4 Poarta logică SAU - NU

Poarta logică SAU-NU se obține prin combinarea unei porți logice SAU cu o poartă logică NU (vezi **figura 3.1.5**).




Figura 3.1.5 Obținerea unei porți logice SAU - NU

În simbolul porții logice SAU-NU din **figura 3.1.4 b** negația este reprezentată prin cerculețul de la ieșirea porții. Prin acest element, simbolul porții SAU-NU diferă de cel al porții SAU.

Poarta logică **SAU-NU** implementează funcția logică **SAU-NU** care este o adunare logică(**disjuncție**) NEGATĂ.

Ieșirea porții este în **1 logic** dacă toate intrările porții sunt în **0 logic**.

În schema din **figura 3.1.4 c** LED-ul se aprinde (**1logic**) când ambele contacte **A** și **B** sunt deschise (**0 logic**).

Porțile logice SAU-NU pot fi cu două sau cu mai multe intrări.


3.1.5 POARTA LOGICĂ ȘI – NU (NAND)

Tabela de adevăr

A	B	f
0	0	1
1	0	1
0	1	1
1	1	0


a

Simbolul circuitului ȘI-NU



b

Circuitul logic ȘI – NU cu contacte



c

Figura 3.1.6 Poarta logică ȘI - NU

Poarta logică ȘI-NU se obține prin combinarea unei porți logice ȘI cu o poartă logică NU (vezi figura 3.1.7).




Figura 3.1.7 Obținerea unei porți logice ȘI - NU

În simbolul porții logice ȘI-NU din figura 3.1.6 b negația este reprezentată prin cerculețul de la ieșirea porții. Prin acest element, simbolul porții ȘI-NU diferă de cel al porții ȘI.

Poarta logică **ȘI-NU** implementează funcția logică **ȘI-NU** care este o înmulțire logică(**conjuncție**) NEGATĂ.

Ieșirea porții este în **0 logic** dacă toate intrările porții sunt în **1 logic**.

În schema din figura 3.1.6 c LED-ul este stins (**0 logic**) când ambele contacte **A** și **B** sunt închise (**1 logic**)

Porțile logice ȘI-NU pot fi cu două sau cu mai multe intrări.


3.1.6 POARTA LOGICĂ SAU - EXCLUSIV (XOR)

Tabela de adevăr

A	B	$Y = A \oplus B$ $Y = \bar{A} \cdot B + A \cdot \bar{B}$
0	0	0
0	1	1
1	0	1
1	1	0

a

Simbolul circuitului SAU-EXCLUSIV



b

Figura 3.1.8 Poarta logică SAU - EXCLUSIV

Poarta logică **SAU-EXCLUSIV** implementează funcția logică **SAU-EXCLUSIV**.

leșirea porții este în **1 logic** dacă cele două intrări ale porții sunt complementare (dacă **A** este în **0 logic** atunci **B** trebuie să fie în **1 logic**, iar dacă **A** este în **1 logic** atunci **B** trebuie să fie în **0 logic**).

În **figura 3.1.9** poarta logică **SAU-EXCLUSIV** este prezentată cu contacte.




Figura 3.1.9 Poarta logică SAU – EXCLUSIV cu contacte

Intrările **A** și **B** sunt două butoane cu revenire, care au câte un contact normal închis (**1 logic**) și un contact normal deschis (**0 logic**), conectate ca în **figura 3.1.9 a**.

Butoanele cu revenire pot fi înlocuite cu comutatoare ca în **figura 3.1.9 b**.

leșirea porții este reprezentată de **LED**.

LED-ul se aprinde numai în situația în care un buton este activat (apăsă) iar celălalt buton este dezactivat, sau un comutator este pe poziția **1** iar celălalt comutator pe poziția **0**.

3.2. IMPLEMENTAREA FUNCȚIILOR LOGICE CU PORȚI LOGICE

3.2.1 ANALIZA CIRCUITELOR LOGICE

La **analiza** circuitelor logice se pleacă de la schema circuitului logic (care se cunoaște) și se urmărește stabilirea expresiei funcției sau funcțiilor logice (care se determină) corespunzătoare circuitului.

Prin analiza circuitelor logice se poate determina și tabela de adevăr corespunzătoare circuitului logic respectiv.

Determinarea expresiei funcției logice de ieșire se face parcurgând schema de la stânga spre dreapta prin scrierea expresiilor de la ieșirea porților logice care formează circuitul respectiv din aproape în aproape.

Pentru a înțelege mai bine în cele ce urmează sunt prezentate câteva exemple.

EXEMPLUL 1. Pornind de la schema logică din **figura 3.2.1** să se determine expresia analitică a funcției de ieșire a circuitului.




Figura 3.2.1 Schemă logică cu porți elementare

REZOLVARE

În **figura 3.2.2** sunt prezentate expresiile logice de la ieșirea fiecărei porți logice din circuit

1. Expresia logică la ieșirea porții **U1 (NOT)** este \bar{A} .
2. Expresia logică la ieșirea porții **U2 (NOT)** este \bar{B} .
3. Expresia logică la ieșirea porții **U3 (AND)** este $\bar{A} \cdot B$.
4. Expresia logică la ieșirea porții **U4 (AND)** este $\bar{B} \cdot A$.
5. Expresia logică la ieșirea porții **U5 (OR)** este $\bar{A} \cdot B + A \cdot \bar{B}$.
6. Expresia analitică a funcției de ieșire este $f = \bar{A} \cdot B + A \cdot \bar{B}$.




Figura 3.2.2 Schemă logică cu porți elementare și expresiile funcțiilor de ieșire

EXEMPLUL 2. Pornind de la schema logică din **figura 3.2.3** să se determine expresia analitică a funcției de ieșire a circuitului.




Figura 3.2.3 Schemă logică cu porți elementare

REZOLVARE

În **figura 3.2.4** sunt prezentate expresiile logice de la ieșirea fiecărei porți logice din circuit




Figura 3.2.4 Schemă logică cu porți elementare și expresiile funcțiilor de ieșire

Expresia analitică a funcției logice de ieșire este $f = (\overline{A \cdot B}) \cdot (\overline{A + B})$

Funcția se aduce la o formă mai simplă aplicând axiomele și teoremele algebrei logice:

$$f = (\overline{A \cdot B}) \cdot (\overline{A + B}) = (\overline{A} + \overline{B}) \cdot \overline{A} \cdot \overline{B} = \overline{A} \cdot \overline{A} \cdot \overline{B} + \overline{B} \cdot \overline{A} \cdot \overline{A} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B} = \overline{A} \cdot \overline{B}$$

Forma finală a expresiei analitice a funcției de ieșire este $f = \overline{A} \cdot \overline{B} = \overline{A + B}$

EXEMPLUL 3. Pornind de la schema logică din figura 3.2.5 să se determine expresia analitică a funcției de ieșire a circuitului.




Figura 3.2.5 Schemă logică cu porți elementare

REZOLVARE

În figura 3.2.6 sunt prezentate expresiile logice de la ieșirea fiecărei porți logice din circuit




Figura 3.2.6 Schemă logică cu porți elementare și expresiile funcțiilor de ieșire

Expresia analitică a funcției logice de ieșire este $f = \overline{(\overline{A} + \overline{A \cdot B})} + (B \cdot C)$

Funcția se aduce la o formă mai simplă aplicând axiomele și teoremele algebrei logice:

$$\begin{aligned}
 f &= \overline{(\overline{A} + \overline{A \cdot B})} + (B \cdot C) = \overline{(\overline{A} + \overline{A \cdot B})} \cdot \overline{(B \cdot C)} = \overline{\overline{A}} \cdot \overline{\overline{A \cdot B}} \cdot \overline{B \cdot C} \\
 &= A \cdot A \cdot B \cdot \overline{B \cdot C} = \\
 &= A \cdot B \cdot (\overline{B} + \overline{C}) = A \cdot B \cdot \overline{B} + A \cdot B \cdot \overline{C} = A \cdot B \cdot \overline{C}
 \end{aligned}$$

Forma finală a expresiei analitice a funcției de ieșire este $f = A \cdot B \cdot \overline{C}$

EXEMPLUL 4. Pornind de la schema logică din **figura 3.2.7** să se determine expresia analitică a funcției de ieșire a circuitului.




Figura 3.2.7 Schemă logică cu porți elementare

REZOLVARE

În **figura 3.2.8** sunt prezentate expresiile logice de la ieșirea fiecărei porți logice din circuit




Figura 3.2.8 Schemă logică cu porți elementare și expresiile funcțiilor de ieșire

Expresia analitică a funcției logice de ieșire este $f = \overline{\overline{A + B \cdot C + \overline{B} \cdot A}}$

Funcția se aduce la o formă mai simplă aplicând axiomele și teoremele algebrei logice:

$$f = \overline{\overline{A + B \cdot C + \overline{B} \cdot A}} = (\overline{A + B \cdot C}) \cdot (\overline{\overline{B} \cdot A}) = (A + B \cdot C) \cdot (A \cdot \overline{B}) = A \cdot A \cdot \overline{B} + B \cdot C \cdot \overline{B}$$

$$f = A \cdot \overline{B}$$

3.2.2 SINTEZA CIRCUITELOR LOGICE

La **sinteza** circuitelor logice se pleacă de la funcția pe care trebuie să o îndeplinească circuitul (care se cunoaște) și se urmărește obținerea unei variante minimale a structurii acestuia (care se determină).

Sinteza circuitelor logice presupune parcurgerea următoarelor etape:

- Definirea funcției de ieșire;
- Minimizarea funcției de ieșire;
- Desenarea schemei circuitului.

După modul de exprimare a funcției de ieșire implementarea circuitului logic se poate face în mai multe variante:

- Cu orice combinație de circuite logice elementare;
- Numai cu circuite "NAND";
- Numai cu circuite "NOR".

Pentru a înțelege mai bine în cele ce urmează sunt prezentate câteva exemple.

EXEMPLUL 1. Pornind de funcția $Y = A \oplus B$ să se realizeze sinteza circuitului corespunzător în mai multe variante.

a) Sinteza utilizând orice combinație de circuite logice elementare.

Pornim de la forma canonică a funcției $Y = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$

Știind că $A \cdot \bar{A} = 0$ și $B \cdot \bar{B} = 0$ și înlocuind în forma canonică a funcției se obține:

$$Y = \bar{A} \cdot B + A \cdot \bar{A} + A \cdot \bar{B} + B \cdot \bar{B} = \bar{A}(A + B) + \bar{B}(A + B) = (A + B) \cdot (\bar{A} + \bar{B})$$

Deci forma funcției de ieșire a circuitului este $Y = (A + B) \cdot (\bar{A} + \bar{B})$

Pentru a obține \bar{A} și \bar{B} avem nevoie de două porți **NU(NOT) – U1A, U1B**

Pentru a obține $(A + B)$ și $\bar{A} + \bar{B}$ avem nevoie de două porți **SAU (OR) - U2A, U2B**

Pentru a obține $(A + B) \cdot (\bar{A} + \bar{B})$ avem nevoie de o poartă **ȘI (AND) – U3A**

În urma implementării se obține schema logică din **figura 3.2.9**




Figura 3.2.9 Implementarea funcției XOR cu circuite logice elementare

b) Sinteza utilizând numai circuite ȘI-NU (NAND)

Pornim de la forma canonică a funcției $Y = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$

Deoarece utilizăm numai circuite NAND trebuie să transformăm funcția într-un produs negat de doi termeni.

Utilizând formula lui Morgan $A + B = \overline{\bar{A} \cdot \bar{B}}$ se obține funcția:

$$Y = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B} = \overline{(\bar{A} \cdot B) \cdot (A \cdot \bar{B})}$$

Deci forma funcției de ieșire a circuitului este: $Y = \overline{(\bar{A} \cdot B) \cdot (A \cdot \bar{B})}$

Pentru a obține \bar{A} și \bar{B} avem nevoie de două porți NAND – U1A, U1B

Pentru a obține $(\bar{A} \cdot B)$ și $(A \cdot \bar{B})$ avem nevoie de două porți NAND – U1C, U1D

Pentru a obține $\overline{(\bar{A} \cdot B) \cdot (A \cdot \bar{B})}$ avem nevoie de o poartă NAND – U2D

În urma implementării se obține schema logică din figura 3.2.10




Figura 3.2.10 Implementarea funcției XOR cu circuite logice NAND

c) Sinteza utilizând numai circuite SAU-NU (NOR)

Pornim de la forma canonică a funcției $Y = (A + B) \cdot (\bar{A} + \bar{B})$

Deoarece utilizăm numai circuite NOR trebuie să transformăm funcția într-o sumă negată de doi termeni.

Utilizând formula lui Morgan $A \cdot B = \overline{\bar{A} + \bar{B}}$ se obține funcția:

$$Y = (A + B) \cdot (\bar{A} + \bar{B}) = \overline{\overline{(A + B)} + \overline{(\bar{A} + \bar{B})}}$$

Deci forma funcției de ieșire a circuitului este: $Y = \overline{\overline{(A + B)} + \overline{(\bar{A} + \bar{B})}}$

Pentru a obține \bar{A} și \bar{B} avem nevoie de două porți NOR – **U1A, U1B**

Pentru a obține $\overline{(A + B)}$ și $\overline{(\bar{A} + \bar{B})}$ avem nevoie de două porți NOR – **U1C, U1D**

Pentru a obține $\overline{\overline{(A + B)} + \overline{(\bar{A} + \bar{B})}}$ avem nevoie de o poartă NOR – **U2D**

În urma implementării se obține schema logică din **figura 3.2.11**




Figura 3.2.11 Implementarea funcției XOR cu circuite logice NOR

EXEMPLUL 2. Pornind de funcția $f = (\overline{A + \overline{AB}}) + \overline{BC}$ să se realizeze sinteza circuitului corespunzător utilizând orice combinație de circuite logice elementare.

Pentru a obține \overline{A} avem nevoie de o poartă **NU (NOT) – U1A**

Pentru a obține \overline{AB} și \overline{BC} avem nevoie de două porți **ȘI-NU (NAND) – U2A, U2B**

Pentru a obține $(\overline{A + \overline{AB}})$ avem nevoie de o poartă **SAU-NU (NOR) – U3A**

Pentru a obține $(\overline{A + \overline{AB}}) + \overline{BC}$ avem nevoie de o poartă **SAU (OR) – U4A**

În urma implementării se obține schema logică din **figura 3.2.12**




Figura 3.2.12 Implementarea unei funcții logice cu circuite logice elementare

Numărul porților utilizate se pot reduce prin simplificarea funcției logice.

Știind că $\overline{A \cdot B} = \overline{A} + \overline{B}$ și $\overline{\overline{A} + \overline{B}} = A \cdot B$ funcția inițială se transformă astfel:

$$f = \overline{A + \overline{AB}} + \overline{BC} = \overline{A} + \overline{A} + \overline{B} + \overline{BC} = \overline{A} + \overline{B} + \overline{BC} = AB + \overline{BC}$$

$$f = AB + \overline{BC}$$

În urma implementării se obține schema logică din **figura 3.2.13**










Figura 3.2.13 Implementarea unei funcții logice cu circuite logice elementare

REZUMATUL CAPITOLULUI

- **Poarta logică este un circuit combinațional** care are una sau mai multe intrări digitale care formează o combinație de valori binare (**0** și **1**), iar la ieșire o singură stare binară (**0** sau **1**).
- Pentru toate porțile logice se respectă convențiile:
 - **0 logic** este echivalent cu **nivel de tensiune scăzut (L)** sau **0 V**;
 - **1 logic** este echivalent cu **nivel de tensiune ridicat (H)** sau **+ V**.
- Porțile logice elementare se reprezintă astfel:

- Poarta logică **NU (NOT)** 
- Poarta logică **SAU (OR)** 
- Poarta logică **ȘI (AND)** 
- Poarta logică **SAU-NU (NOR)** 
- Poarta logică **ȘI-NU (NAND)** 
- Poarta logică **SAU-EXCLUSIV (XOR)** 





- Pentru a **analiza un circuit logic** se pornește de la schema circuitului logic și se determină expresiei funcției logice de ieșire parcurgând schema de la stânga spre dreapta prin scrierea expresiilor de la ieșirea porților logice care formează circuitul respectiv din aproape în aproape.
- La **sinteza** circuitelor logice se pleacă de la funcția pe care trebuie să o îndeplinească circuitul și se urmărește obținerea unei variante minimale a structurii acestuia care se determină parcurgând etapele:
 - Minimizarea funcției de ieșire;
 - Desenarea schemei circuitului.




EVALUAREA CUNOȘTIȚELOR

1. Pornind de la schema logică din fiecare imagine:


- A. determinați expresia analitică a funcției de ieșire a circuitului;
- B. simplificați expresia funcției de ieșire;
- C. reprezentați schema logică corespunzătoare funcției de ieșire simplificate a circuitului.



e.



f.



2. Pornind de funcțiile logice prezentate mai jos, pentru fiecare funcție:

- să se realizeze tabela de adevăr a funcției;
- să se implementeze funcția dată utilizând orice combinație de circuite logice elementare;
- să se simplifice funcția dată;
- să se implementeze funcția simplificată utilizând porți logice;

a. $f = A \cdot B + B \cdot C + A \cdot C$;

b. $f = A \cdot (\overline{B + C}) + D$;

c. $f = A \cdot B + B \cdot C \cdot (B + C)$;

d. $f = (\overline{A \cdot B + C}) \cdot (A + C)$;

e. $f = \overline{\overline{A + BC} + \overline{\overline{A \cdot B}}}$;

f. $f = (\overline{A \cdot \overline{B} \cdot C + B}) \cdot (\overline{A + \overline{C}}) \cdot B$.

CAPITOLUL 4. CIRCUITE LOGICE ELEMENTARE

4.1. CIRCUITE LOGICE CU COMPONENTE DISCRETE

4.1.1 PORȚI LOGICE ELEMENTARE CU COMPONENTE PASIVE

Componente electronice pasive sunt componente care nu au capacitatea de a amplifica semnalul aplicat la intrare. Din această categorie de componente, pentru realizarea porților logice elementare, cele mai utilizate sunt rezistoarele și diodele.

Pentru a înțelege funcționarea porților logice elementare cu se ține seama de următoarele convenții:

- “0” logic sau nivel jos – L este echivalent cu 0 volți;
- “1” logic sau nivel sus – H este echivalent cu +V volți (tensiunea maximă a sursei de alimentare, care poate fi +5V sau +15V în funcție de componentele utilizate);
- Pentru comutarea intrărilor porții logice în “0” sau “1” logic se utilizează câte un comutator pentru fiecare intrare a porții (în poziția 0 a comutatorului intrarea este conectată la 0 volți adică “0” logic, iar poziția 1 intrarea este conectată la +V adică “1” logic);
- La ieșirea porții logice se conectează un LED înseriat cu un rezistor care semnifică:
 - “1” logic – dacă este aprins;
 - “0” logic – dacă este stins.

POARTA LOGICĂ “SAU” – cu diode.

Pentru construcția unei porți logice SAU se utilizează două sau mai multe diode, o rezistență și o sursă de tensiune conectate ca în **figura 4.1.1**.




TABELA DE ADEVĂR

A	B	$Y=A+B$
0	0	0
0	1	1
1	0	1
1	1	1

c

Figura 4.1.1 Poarta logică “SAU” cu diode

FUNCȚIONARE.

Dacă la ambele intrări se aplică 0 volți, diodele sunt blocate și la ieșire avem 0 volți

A și B în 0 logic ⇒ ieșirea Y în 0 logic ⇒ LED stins (figura 4.1.1 a).

Dacă la una din cele două intrări se aplică +5V, dioda corespunzătoare intrării conduce și la ieșirea avem +5V.

A sau B în 1 logic ⇒ ieșirea Y în 1 logic ⇒ LED aprins (figura 4.1.1 b).

Funcția logică a porții SAU este $Y=A+B$ (figura 4.1.1 c).

POARTA LOGICĂ “ȘI” – cu diode.

Pentru construcția unei porți logice ȘI se utilizează două sau mai multe diode, o rezistență și o sursă de tensiune conectate ca în figura 4.1.2.




TABELA DE ADEVĂR

A	B	$Y=A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

C

Figura 4.1.2 Poarta logică “ȘI” cu diode

FUNCȚIONARE.

Dacă la una din cele două intrări se aplică 0 volți, dioda corespunzătoare intrării respective conduce și la ieșire avem 0 volți

A sau B în 0 logic ⇒ ieșirea Y în 0 logic ⇒ LED stins (figura 4.1.2 a).

Dacă la ambele intrări se aplică +5V, ambele diode sunt blocate și la ieșirea avem +5V.

A și B în 1 logic ⇒ ieșirea Y în 1 logic ⇒ LED aprins (figura 4.1.2 b).

Funcția logică a porții SAU este $Y=A \cdot B$ (figura 4.1.2 c).

4.1.2 PORȚI LOGICE ELEMENTARE CU COMPONENTE ACTIVE

Acest tip de circuite conțin și tranzistoare bipolare care sunt componente active de circuit deoarece sunt capabile să amplifice un semnal.

POARTA LOGICĂ “NU” – cu tranzistoare.

Pentru construcția unei porți logice NU se utilizează un tranzistor bipolar, mai multe rezistențe și o sursă de tensiune conectate ca în **figura 4.1.3**.




TABELA DE ADEVĂR

A	Y = \bar{A}
0	1
1	0

C

Figura 4.1.3 Poarta logică “NU” cu tranzistor

FUNCȚIONARE:

Când rezistența Rb1 este conectată prin intermediul comutatorului A la +V, joncțiunea bază-emitor a tranzistorului T este polarizată direct prin intermediul divizorului de tensiune Rb1-Rb2 iar tranzistorul T este saturat, situație în care în colectorul tranzistorului tensiunea este foarte mică (aproximativ 0 V).

A în 1 logic ⇒ ieșirea Y în 0 logic ⇒ LED stins (figura 4.1.3 a).

Când rezistența Rb1 este conectată prin intermediul comutatorului A la 0V, în baza tranzistorului T sunt 0V iar tranzistorul este blocat, situație în care în colectorul tranzistorului tensiunea este mare (aproximativ 4 V).

A în 0 logic ⇒ ieșirea Y în 1 logic ⇒ LED aprins (figura 4.1.3 b).

POARTA LOGICĂ “SAU” – cu tranzistoare.

Pentru construcția unei porți logice SAU se utilizează două tranzistoare bipolare, mai multe rezistențe și o sursă de tensiune conectate ca în **figura 4.1.4**.




Figura 4.1.4 Poarta logică “SAU” cu tranzistoare

FUNCȚIONARE:

Dacă comutatorul A este conectat la +V, joncțiunea bază-emitor a tranzistorului T1 este polarizată direct prin intermediul divizorului de tensiune R1-R2, iar tranzistorul T1 este saturat. În această situație în emitorul tranzistorului T1 tensiunea este aproximativ +7,5 V și LED-ul luminează.

A în 1 logic ⇒ tranzistorul T1 saturat ⇒ ieșirea Y în 1 logic ⇒ LED aprins

Dacă comutatorul B este conectat la +V, joncțiunea bază-emitor a tranzistorului T2 este polarizată direct prin intermediul divizorului de tensiune R3-R4, iar tranzistorul T2 este saturat. În această situație în emitorul tranzistorului T2 tensiunea este aproximativ +7,5 V și LED-ul luminează.

B în 1 logic ⇒ tranzistorul T2 saturat ⇒ ieșirea Y în 1 logic ⇒ LED aprins

Dacă ambele comutatoare A și B sunt conectate la 0 V, bazele celor două tranzistoare sunt conectate la 0 V prin intermediul rezistoarelor de 10 KΩ . În această situație cele două tranzistoare T1 și T2 sunt blocate iar LED-ul este stins

Dacă A și B în 0 logic ⇒ T1 și T2 blocate ⇒ ieșirea Y în 0 logic ⇒ LED stins

POARTA LOGICĂ “ȘI” – cu tranzistoare.

Pentru construcția unei porți logice ȘI se utilizează două tranzistoare bipolare, mai multe rezistențe și o sursă de tensiune conectate ca în **figura 4.1.5**.




Figura 4.1.5 Poarta logică “ȘI” cu tranzistoare

FUNCȚIONARE:

Dacă comutatorul A sau comutatorul B este conectat la 0 V, tranzistorul corespunzător comutatorului respectiv este blocat. Dacă unul din cele două tranzistoare este blocat, tensiunea în emitorul tranzistorului T2 este aproximativ 0 V. În această situație ieșirea Y este în 0 logic și LED-ul este stins.

Dacă A sau B în 0 logic \Rightarrow T1 sau T2 blocat \Rightarrow ieșirea Y în 0 logic \Rightarrow LED stins

Dacă ambele comutatoare sunt conectate la +V, tranzistoarele T1 și T2 sunt saturate situație în care tensiunea în emitorul tranzistorului T2 este aproximativ + 7,4 V. În această situație ieșirea Y este în 1 logic și LED-ul este aprins.

Dacă A și B în 1 logic \Rightarrow T1 și T2 saturate \Rightarrow ieșirea Y în 1 logic \Rightarrow LED aprins.

POARTA LOGICĂ “SAU- NU” (NOR) – cu diode și tranzistoare.

Pentru construcția acestei porți se utilizează o poartă “SAU” construită cu diode (**vezi figura 4.1.1 a**) și o poartă “NU” construită cu tranzistoare (**vezi figura 4.1.3 a**). Poarta logică SAU-NU cu diode și tranzistoare este prezentată în **figura 4.1.6**.




Figura 4.1.6 Poarta logică “SAU-NU” cu diode și tranzistoare

FUNCȚIONARE:

Dacă comutatorul A sau B sau ambele comutatoare sunt conectate la +V, joncțiunea bază-emitor a tranzistorului T este polarizată direct și tranzistorul este saturat. În această situație în colectorul tranzistorului T este o tensiune de aproximativ 0 V iar LED1 este stins.

Dacă A și/sau B în 1 logic ⇒ T saturat ⇒ ieșirea Y în 0 logic ⇒ LED stins

Dacă ambele comutatoare sunt conectate la 0 V, ambele diode D1, D2 sunt blocate, în baza tranzistorului T este o tensiune de aproximativ 0 V iar tranzistorul T este blocat. În această situație în colectorul tranzistorului T este o tensiune de aproximativ 4 V iar LED1 este aprins.

Dacă A și B în 0 logic ⇒ T blocat ⇒ ieșirea Y în 1 logic ⇒ LED aprins

TABELA DE ADEVĂR

A	B	$Y = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0

POARTA LOGICĂ “ȘI- NU” (NAND) – cu diode și tranzistoare.

Pentru construcția acestei porți se utilizează o poartă “ȘI” construită cu diode (vezi fig. 4.1.2 a) și o poartă “NU” construită cu tranzistoare (vezi fig. 4.1.3 a).

Poarta logică ȘI-NU cu diode și tranzistoare este prezentată în figura 4.1.7.




Figura 4.1.7 Poarta logică “ȘI-NU” cu diode și tranzistoare

FUNCȚIONARE:

Dacă comutatorul A sau B sau ambele comutatoare sunt conectate la 0 V, dioda D1 sau D2 sau ambele diode sunt în conducție iar în baza tranzistorului T este o tensiune de aproximativ 0 V, tranzistorul T este blocat. În această situație în colectorul tranzistorului T este o tensiune de aproximativ 4 V iar LED1 este aprins.

Dacă A și/sau B în 0 logic ⇒ T blocat ⇒ ieșirea Y în 1 logic ⇒ LED aprins

Dacă ambele comutatoare sunt conectate la + V, diodele D1 și D2 sunt blocate, iar joncțiunea bază-emitor a tranzistorului T este polarizată direct, tranzistorul T este saturat. În această situație în colectorul tranzistorului T este o tensiune de aproximativ 0 V iar LED1 este stins.

Dacă A și B în 1 logic ⇒ T saturat ⇒ ieșirea Y în 0 logic ⇒ LED stins

TABELA DE ADEVĂR

A	B	$Y = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

4.2. CIRCUITE LOGICE ÎN TEHNOLOGIE INTEGRATĂ

În prezent, circuitele logice se realizează în exclusivitate prin tehnica integrării monolitice. În funcție de tehnologia utilizată, circuitele logice integrate se împart în două categorii:

- Circuite integrate bipolare – TTL (au în componență tranzistori bipolari);
- Circuite integrate monopolare – MOS (au în componență tranzistori cu efect de câmp).

4.2.1 CIRCUITE LOGICE INTEGRATE BIPOLARE

Familia de circuite integrate TTL (Transistor Transistor Logic), este cea mai răspândită familie de circuite integrate logice.

Circuitele sunt realizate cu tranzistori bipolari fără condensatori de cuplaj între ei (cu cuplaj direct).

Cea mai răspândită familie de circuite logice integrate TTL este seria **74xx** pentru aplicații comerciale (**tabelul 4.2.1**).

Tabelul 4.2.1 – Exemple de circuite integrate TTL

Codul circuitului integrat	Tipul porților	Numărul intrărilor unei porți	Numărul porților pe circuitul integrat
7404	NOT	1	6
7408	AND	2	4
7411	AND	3	3
7421	AND	4	2
7432	OR	2	4
7400	NAND	2	4
7410	NAND	3	3
7420	NAND	4	2
7430	NAND	8	1
7402	NOR	2	4
7427	NOR	3	3
7486	XOR	2	4

PARAMETRII CIRCUITELOR LOGICE INTEGRATE TTL

Tensiunea de alimentare: 4,75 V 5,25 V

Tensiunile de intrare:

0 V..... 0,8 V sunt interpretate ca 0 logic (L)

2 V..... 5 V sunt interpretate ca 1 logic (H)

Tensiunea de intrare corespunzătoare nivelului L: $V_{IL(MAX)} = 0,8 \text{ V}$

Tensiunea de intrare corespunzătoare nivelului H: $V_{IH(MIN)} = 2 \text{ V}$

Domeniul 0,8 V...2 V dintre cele două nivele limită se numește **domeniu de incertitudine**

Tensiunile de ieșire:

0 V..... 0,4 V sunt interpretate ca 0 logic (L)

2,4 V..... 5 V sunt interpretate ca 1 logic (H)

Tensiunea de ieșire garantată pentru nivelului L: $V_{OL(MAX)} = 0,4 \text{ V}$

Tensiunea de ieșire garantată pentru nivelului H: $V_{OH(MIN)} = 2,4 \text{ V}$

Diferența, în modul, dintre tensiunea de ieșire garantată și tensiunea de intrare corespunzătoare reprezintă **marginea de zgomot** a porții.

$$V_{IL} - V_{OL} = V_{OH} - V_{IH} = 0,4 \text{ V}$$

Cu toate că este garantată o margine de zgomot de numai 0,4 V, practic, o poartă TTL are o margine de zgomot de 1,4 V.

Curenții de intrare

Valoarea curentului de intrare garantat pentru nivelul L: $I_{IL} = - 1,6 \text{ mA}$

Valoarea curentului de intrare garantat pentru nivelul H: $I_{IH} = 40 \text{ }\mu\text{A}$

Curenții de ieșire

Valoarea curentului de ieșire garantat pentru nivelul L: $I_{OL} = 16 \text{ mA}$

Valoarea curentului de ieșire garantat pentru nivelul H: $I_{OH} = - 800 \text{ }\mu\text{A}$

Factorul de încărcare (sortanță) - “fan-in” ; “fan-out”

Fan-in reprezintă numărul maxim de ieșiri ce pot fi conectate în paralele la o intrare

Fan-out reprezintă numărul maxim de intrări ce pot fi conectate la o ieșire

Pentru porțile TTL standard **fan-out = 10**

Timpul de propagare (timpul de întârziere la propagarea informației)

Timpul de propagare pentru variația ieșirii din L în H $t_{pLH} = 12 \text{ ns}$

Timpul de propagare pentru variația ieșirii din H în L $t_{pLH} = 8 \text{ ns}$

Valoarea medie tipică a timpului de propagare este **10 ns**.

POARTA TTL ȘI-NU (NAND)

Toate seriile TTL au drept circuit fundamental poarta ȘI-NU (NAND).

Seria TTL 74xx are poarta logică fundamentală realizată cu 4 tranzistori bipolari, conectați ca în **figura 4.2.1**.




Figura 4.2.1 Poartă TTL standard

Elementele constructive ale circuitului:

- Tranzistorul multiemitor **Q1**- realizează funcția logică **ȘI**;
- Tranzistorul **Q2** – realizează funcția logică **NU**;
- Tranzistoarele **Q3, Q4**, dioda **D** – etaj de ieșire contratimp, asigură o impedanță de ieșire mică;
- Diodele **D1, D2** – diode de tăiere, limitează oscilațiile negative de intrare și amortizează oscilațiile parazite.

Funcționarea circuitului:

- Dacă una dintre intrările **A** sau **B** este în "0" logic, tranzistorul **Q1** se saturează.

Q1 saturat ⇒ **Q2 blocat** ⇒ **Q4 blocat** și **Q3 saturat**

În această situație la ieșire este "1" logic.

- Dacă ambele intrări **A** și **B** sunt în "1" logic, tranzistorul **Q1** este blocat.

Q1 blocat ⇒ **Q2 saturat** ⇒ **Q4 saturat** și **Q3 blocat**

În această situație la ieșire este "0" logic.

REGULI DE UTILIZARE ALE CIRCUITELOR LOGICE DIN FAMILIA TTL

1. Nici o intrare a unui circuit logic TTL nu se lasă flotantă (neconectată).
 - a. La circuitele **ȘI** respectiv **ȘI-NU** intrările neutilizate se conectează prin intermediul unei rezistențe de polarizare R_p la $+V_{CC}$
 - b. La circuitele **SAU** respectiv **SAU-NU** intrările neutilizate se conectează direct la „masa” montajului.
2. Intrările neutilizate se pot conecta la alte intrări.
3. Ieșirile circuitelor logice nu se conectează niciodată direct la $+V_{CC}$ sau **masă**.
4. Este interzisă interconectarea ieșirilor a două sau mai multe circuite TTL dacă există posibilitatea ca aceste ieșiri să ajungă la niveluri logice diferite.
5. Decuplarea circuitelor integrate TTL este obligatorie. Deoarece pe durata frontului consumul unei porți crește de circa 20 de ori față de curentul mediu de alimentare, pentru a evita o cădere de tensiune pe traseele de alimentare mai mare de 0,5 V, se conectează condensatori nepolarizați între aceste trasee care decuplează circuitele integrate TTL.

4.2.2 CIRCUITE LOGICE INTEGRATE MONOPOLARE

Circuitele logice integrate realizate în tehnologie monopolară se împart în 3 familii:

- Familia PMOS – utilizează numai tranzistoare MOS cu canal de tip P. Aceste circuite au procesul de fabricație simplu dar viteza de comutație mică;
- Familia NMOS – utilizează numai tranzistoare MOS cu canal de tip N. Aceste circuite au procesul de fabricație mai complicat dar viteza de comutație este mare;
- Familia CMOS – utilizează tranzistoare MOS complementare unele cu canal de tip P și altele cu canal de tip N. Aceste circuite au o viteză de comutație medie și un consum redus de energie.

Circuitele integrate CMOS sunt la ora actuală cele mai utilizate circuite logice integrate monopolare datorită următoarelor particularități:

- Gamă mare pentru tensiunea de alimentare: **3,5 V ... 15 V**;
- Putere de consum mică;
- Viteză de lucru bună;
- Imunitate la zgomot foarte bună : **45%**;
- Densitate de integrare mare.

Circuitele logice CMOS se fabrică în mai multe serii, cea mai utilizată fiind seria **40xx** (vezi **tabelul 4.2.2**).

Tabelul 4.2.2 – Exemple de circuite integrate CMOS

Codul circuitului integrat	Tipul porților	Numărul intrărilor într-o poartă	Numărul porților pe circuitul integrat
MMC 4001	<i>NOR</i>	2	4
MMC 4002	<i>NOR</i>	4	2
MMC 4011	<i>NAND</i>	2	4
MMC 4012	<i>NAND</i>	4	2
MMC 4023	<i>NAND</i>	3	3
MMC 4025	<i>NOR</i>	3	3
MMC 4030	<i>XOR</i>	2	4
MMC 4068	<i>NAND</i>	8	1
MMC 4069	<i>NOT</i>	1	6
MMC 4071	<i>OR</i>	2	4
MMC 4072	<i>OR</i>	4	2
MMC 4073	<i>AND</i>	3	3
MMC 4075	<i>OR</i>	3	3
MMC 4078	<i>NOR</i>	8	1
MMC 4081	<i>AND</i>	2	4
MMC 4082	<i>AND</i>	4	2

În familia de circuite logice CMOS poarta fundamentală este **INVERSORUL** (poarta **NU**).

Inversorul CMOS este prezentat în **figura 4.2.2** și se compune din doi tranzistori MOS complementari, unul cu canal indus de tip p , **pMOS** și altul cu canal indus de tip n , **nMOS** conectați în serie, cu grilele (G) și drenele (D) conectate împreună.




Figura 4.2.2 Inversorul CMOS

FUNCȚIONARE.

Sursa tranzistorului **pMOS** este conectată la $+V_{CC}$ iar sursa tranzistorului **nMOS** este conectată la masa montajului (-). Grilele celor doi tranzistori reprezintă **intrarea (A)** iar drenele reprezintă **ieșirea (Y)**.

În situația în care intrarea **A** este conectată la masă (**0 logic**), tensiunea pe grila tranzistorului nMOS este sub tensiunea de prag necesară deschiderii tranzistorului situație în care tranzistorul **nMOS** este **blocat**. În același timp tensiunea pe grila tranzistorului pMOS este (în valoare absolută) peste tensiunea de prag situație în care tranzistorul **pMOS** este în **conducție**. Dacă tranzistorul pMOS este în conducție se comportă ca un întrerupător închis iar la ieșirea **Y** a circuitului va fi $+V_{CC}$ (**1 logic**).

În situația în care intrarea **A** este conectată la $+V_{CC}$ (**1 logic**), tensiunea pe grila tranzistorului pMOS este sub tensiunea de prag necesară deschiderii tranzistorului situație în care tranzistorul **pMOS** este **blocat**. În același timp tensiunea pe grila tranzistorului nMOS este (în valoare absolută) peste tensiunea de prag situație în care tranzistorul **nMOS** este în **conducție**. Dacă tranzistorul nMOS este în conducție se comportă ca un întrerupător închis iar la ieșirea **Y** a circuitului va fi 0 V (**0 logic**).

În **figura 4.2.3** este prezentată o schemă practică de realizare a unui inversor CMOS cu tranzistori MOS.




Figura 4.2.3 Poartă logică NU realizată cu tranzistori MOS

Când comutatorul **K** este conectat la masa montajului (prin intermediul rezistorului **R2**), intrarea inversorului **A** este în **0 logic** situație în care ieșirea inversorului **Y** este în **1 logic** iar **LED 1 luminează**.

Când comutatorul **K** este conectat la $+V_{CC}$ (prin intermediul rezistorului **R2**), intrarea inversorului **A** este în **1 logic** situație în care ieșirea inversorului **Y** este în **0 logic** iar **LED 1 nu luminează**.



REZUMATUL CAPITOLULUI

- Pentru a înțelege funcționarea porților logice elementare cu se ține seama de următoarele convenții:
 - “0” logic sau nivel jos – L este echivalent cu 0 volți;
 - “1” logic sau nivel sus – H este echivalent cu +V volți (tensiunea maximă a sursei de alimentare, care poate fi +5V sau +15V în funcție de componentele utilizate);
- Circuite logice elementare se construiesc:
 - Cu componente discrete (diode, tranzistori);
 - În tehnologie integrată:
 - Circuite integrate bipolare – **TTL** (au în componență tranzistori bipolari);
 - Circuite integrate monopolare – **MOS** care au în componență tranzistori cu efect de câmp și se împart în 3 familii:
 - **Familia PMOS** – utilizează numai tranzistoare MOS cu canal de tip P. Aceste circuite au procesul de fabricație simplu dar viteza de comutație mică;
 - **Familia NMOS** – utilizează numai tranzistoare MOS cu canal de tip N. Aceste circuite au procesul de fabricație mai complicat dar viteza de comutație este mare;
 - **Familia CMOS** – utilizează tranzistoare MOS complementare unele cu canal de tip P și altele cu canal de tip N. Aceste circuite au o viteză de comutație medie și un consum redus de energie. Circuitele integrate CMOS sunt la ora actuală cele mai utilizate circuite logice integrate monopolare.
- Reguli de utilizare ale circuitelor logice din familia TTL:
 - Nici o intrare a unui circuit logic TTL nu se lasă flotantă (neconectată);
 - Ieșirile circuitelor logice nu se conectează niciodată direct la **+V_{CC}** sau **masă**;
- Circuitele integrate CMOS au următoarele particularități:
 - Gamă mare pentru tensiunea de alimentare: **3,5 V ... 15 V**;
 - Putere de consum mică;
 - Viteză de lucru bună;
 - Imunitate la zgomot foarte bună : **45%**.

4.3. LUCRĂRI DE LABORATOR



LUCRARE DE LABORATOR 1

PORȚI LOGICE ELEMENTARE CU DIODE.

➤ **OBIECTIVE:**

- Realizarea circuitelor porților logice (SAU, ȘI) cu simulatorul;
- Realizarea practică a circuitelor porților logice;
- Realizarea tabelor de adevăr în funcție de poziția comutatoarelor și indicațiile LED-urilor;

➤ **RESURSE:**

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Diode de comutație, rezistoare, comutatoare, LED-uri.

➤ **DESFĂȘURAREA LUCRĂRII:**

1. Realizează cu simulatorul schemele electronice a porților logice din figurile de mai jos:




Figura 4.3.1 Poarta logică “ȘI” cu diode




TABELA DE ADEVĂR

A	B	Y=.....
0	0	
0	1	
1	0	
1	1	

Figura 4.3.2 Poarta logică "SAU" cu diode

2. Completează tabela de adevăr pentru fiecare poartă în funcție de pozițiile comutatoarelor **A** și **B** și indicația LED-ului;
3. Realizează pe o placă de probă (pe rând) montajele din figurile de mai sus;
4. Alimentează cu tensiune montajul și se verifică funcționarea corectă a acestuia;
5. Măsoară tensiunile în anodul (+) fiecărei diode, în punctul **Y** și pe LED pentru fiecare poziție a comutatorului corespunzător diodei și notează valorile în tabelele de mai jos:

Tabelul porții logice "ȘI"

$U_A[V]$	$U_B[V]$	$U_Y[V]$	$U_{LED}[V]$	Stare LED

Tabelul porții logice "SAU"

$U_A[V]$	$U_B[V]$	$U_Y[V]$	$U_{LED}[V]$	Stare LED

PORTI LOGICE ELEMENTARE CU TRANZISTOARE BIPOLARE.
➤ OBIECTIVE:


- Realizarea circuitelor porților logice (NU, SAU, ȘI) cu simulatorul;
- Realizarea practică a circuitelor porților logice;
- Realizarea tabelor de adevăr în funcție de poziția comutatoarelor și indicațiile LED-urilor;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Tranzistoare bipolare, rezistoare, comutatoare, LED-uri.

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schemele electronice a porților logice din figurile de mai jos:


TABELA DE ADEVĂR

A	Y=.....
0	
1	

Figura 4.3.3 Poarta logică "NU" cu tranzistoare bipolare




Figura 4.3.4 Poarta logică "SAU" cu tranzistoare




Figura 4.3.5 Poarta logică "ȘI" cu tranzistoare

2. Completează tabela de adevăr pentru poarta logică "NU" în funcție de poziția comutatorului A și indicația LED-ului;
3. Realizează pe o placă de probă (pe rând) montajele din figurile de mai sus;
4. Alimentează cu tensiune montajul și se verifică funcționarea corectă a acestuia.

LUCRARE DE LABORATOR 3

PORȚI LOGICE ELEMENTARE CU DIODE ȘI TRANZISTOARE BIPOLARE.

➤ **OBIECTIVE:**

- Realizarea circuitelor porților logice (SAU-NU, ȘI-NU) cu simulatorul;
- Realizarea practică a circuitelor porților logice;
- Realizarea tabelor de adevăr în funcție de poziția comutatoarelor și indicațiile LED-urilor;

➤ **RESURSE:**

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Tranzistoare bipolare, diode de comutație, rezistoare, comutatoare, LED-uri.

➤ **DEFĂȘURAREA LUCRĂRII:**

1. Realizează cu simulatorul schemele electronice din figurile de mai jos:




Figura 4.3.6 Poarta logică “SAU-NU” cu diode și tranzistoare

TABELA DE ADEVĂR

A	B	Y=
0	0	
0	1	
1	0	
1	1	




Figura 4.3.7 Poarta logică “ȘI-NU” cu diode și tranzistoare

TABELA DE ADEVĂR

A	B	Y =
0	0	
0	1	
1	0	
1	1	

2. Completează tabela de adevăr pentru fiecare poartă în funcție de pozițiile comutatoarelor **A** și **B** și indicația LED-ului;
3. Realizează pe o placă de probă (pe rând) montajele din figurile de mai sus;
4. Alimentează cu tensiune montajul și se verifică funcționarea corectă a acestuia.

CAPITOLUL 5. CIRCUITE LOGICE COMBINAȚIONALE

5.1. GENERALITĂȚI

Circuitele logice combinaționale (CLC) – sunt circuite alcătuite din porți logice de bază a căror operare poate fi descrisă cu ajutorul algebrei Booleene.

Aceste circuite se caracterizează prin faptul că în fiecare moment starea logică a ieșirii depinde de modul în care se combină nivelurile logice ale intrărilor în acel moment.

CLC nu au capacitatea de memorare a informației (sunt independente de propriile stări anterioare).

Schema bloc a unui CLC cu n intrări și m ieșiri este dată în **figura 5.1.1**




Figura 5.1.1 Schema bloc a unui circuit logic combinațional

Funcțiile care descriu aceste tipuri de circuite reprezintă funcții binare prezentate în capitolul 2 și pot fi scrise sub forma relațiilor (5.1.1)

$$\begin{aligned}
 y_0 &= f_0(x_0, x_1, \dots, x_n) \\
 y_1 &= f_1(x_0, x_1, \dots, x_n) \\
 &\dots \dots \dots \quad \text{(5.1.1)} \\
 y_m &= f_m(x_0, x_1, \dots, x_n)
 \end{aligned}$$

Problema esențială care trebuie rezolvată cu ajutorul CLC este *implementarea unor funcții logice cu ajutorul unui număr minim de porți logice*. Aceste aspecte sunt prezentate în **subcapitolul 3.2**.

În cele ce urmează vor fi studiate numai CLC realizate cu porți logice care primesc la intrare semnale numerice în logică pozitivă sau logică negativă și furnizează la ieșire semnale numerice într-o anumită logică.

În logică pozitivă : nivel ridicat de tensiune H \Leftrightarrow "1" \Leftrightarrow „ADEVĂRAT”

nivel coborât de tensiune L \Leftrightarrow „0” \Leftrightarrow „ FALS”

În logică negativă : nivel ridicat de tensiune H \Leftrightarrow „0” \Leftrightarrow „FALS”

nivel coborât de tensiune L \Leftrightarrow „1” \Leftrightarrow „ ADEVĂRAT”

Porțile logice sunt circuitele logice de bază din structura circuitelor logice combinaționale. Porta logică reprezintă o implementare fizică a unei funcții logice. Porțile logice sunt prezentate în **subcapitolul 3.1**.

Pentru prelucrarea datelor în sistemele digitale și pentru citirea și afișarea rezultatelor prelucrării, este necesară parcurgerea următoarelor etape:

- **Codarea și decodarea** – transformarea datelor dintr-un cod în altul;
- **Multiplexarea** – transmiterea către o ieșire a unei singure informații dintr-un grup de informații;
- **Demultiplexarea** – introducerea succesivă a datelor la diferite adrese posibile.

Pentru efectuarea operațiilor aritmetice se utilizează circuite logice combinaționale special construite pentru acest scop numite *circuite numerice* (comparatoare, sumatoare, convertoare de cod).

5.2. CODIFICATOARE

Codificatoarele (CD) – sunt circuite logice combinaționale cu n intrări și m ieșiri care furnizează la ieșire un cod de m biți atunci când numai una din cele n intrări este activă. De regulă intrările codificatoarelor sunt active în 0, deoarece prin activarea unei intrări aceasta este pusă la masa montajului, deci capătă valoarea 0 logic.

Circuitele de codificare primesc la intrare semnale codificate într-un cod diferit de cel binar și furnizează la ieșire semnale în cod binar sau echivalentul acestuia.

Numărul de biți ai codului de ieșire (m) este întotdeauna mai mic decât numărul de biți ai codului de intrare (n) $m \geq \log_2 n$

La codificatorul cu n intrări care are la ieșire un cod de m biți, număr de cuvinte furnizate la ieșire este $n = 2^{m-1}$ care este egal cu numărul intrărilor acestuia.

Cel mai utilizat codificator este codificatorul zecimal-BCD la intrarea căruia se aplică date în sistemul zecimal iar la ieșire apar date în codul BCD.

Codificatorul SN74148 – este un codificator zecimal-BCD de trei biți (fig. 5.2.1).




Figura 5.2.1 Codificatorul integrat SN74148

CAPITOLUL 5. CIRCUITE LOGICE COMBINAȚIONALE

Codificatorul SN74148 este prevăzut cu:

- 8 intrări de date ($I_0 - I_7$) active în 0;
- O intrare **EI** (Enable In) pentru validarea circuitului care este activă în 0;
- 3 ieșiri de date (A_0, A_1, A_2) active în 0;
- O ieșire suplimentară pentru conectarea în cascadă a mai multor codificatoare **EI** (Enable Out) activă în 0;
- O ieșire **GS** care devine activă (în 0 logic) când cel puțin una dintre intrările codificatorului este activă.

Tabelul de adevăr al codificatorului este prezentat mai jos

Tabelul 5.2.1 – Tabelul de adevăr al codificatorului SN74148

INTRĂRI									IEȘIRI				
EI	0	1	2	3	4	5	6	7	2^2	2^1	2^0	GS	EO
									A2	A1	A0		
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	X	0	1	1	1	0	1	1	0	1
0	X	X	X	0	1	1	1	1	1	0	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

Codificatorul SN74147 – este un codificator zecimal-BCD de 4 biți (figura 5.2.2).




Figura 5.2.2 Codificatorul integrat SN74147

Codificatorul este prevăzut cu: **9 intrări** numerotate de la **1** la **9** active în **0**

4 ieșiri notate cu **A, B, C, D** active în **0**

Acest codificator nu utilizează 10 intrări deoarece se consideră că la intrare este cifra 0 când toate intrările sunt în 1 logic (vezi prima linie din tabel)

Tabelul de adevăr al codificatorului este prezentat mai jos

Tabelul 5.2.2- Tabelul de adevăr al codificatorului SN74147

INTRĂRI									IEȘIRI			
1	2	3	4	5	6	7	8	9	2 ³	2 ²	2 ¹	2 ⁰
									D	C	B	A
1	1	1	1	1	1	1	1	1	1	1	1	1
X	X	X	X	X	X	X	X	0	0	1	1	0
X	X	X	X	X	X	X	0	1	0	1	1	1
X	X	X	X	X	X	0	1	1	1	0	0	1
X	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	0	1	1	1	1	1	1	1	1	0	0
X	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0

5.3. DECODIFICATOARE

Decodificatoarele (DCD) – sunt circuite logice combinaționale cu n intrări și m ieșiri ($m=2^n$) care activează o singură ieșire corespunzătoare codului aplicat la intrare.


Circuitele de codificare primesc la intrare semnale logice în cod binar sau echivalentul acestuia și furnizează la ieșire semnale în cod zecimal sau echivalentul acestuia.

Cele mai utilizate decodificatoare sunt: **decodificatorul BCD - zecimal** și **decodificatorul BCD - 7 segmente**.

1. Decodificatorul BCD - zecimal – primește la intrare datele în cod BCD și activează o singură ieșire corespunzătoare codului de intrare.

Acest decodificator este prevăzut cu **4 intrări** notate cu **A, B, C, D** (corespunzătoare celor 4 biți din codul BCD) și cu **10 ieșiri** notate cu **Y0, Y1, Y2,.....Y9** (corespunzătoare celor 10 cifre din codul zecimal). În funcție de tipul decodicatorului ieșirile sunt **active în 0 logic** sau în **1 logic**.


Decodificatorul MMC 4028 are ieșirile active în 1 logic.



Tabelul de adevăr MMC 4028

2^3	2^2	2^1	2^0	IEȘIRI									
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Decodificatorul CDB 442 are ieșirile active în 0 logic.



Tabelul de adevăr CDB 442

2 ³	2 ²	2 ¹	2 ⁰	IEȘIRI									
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

La intrările A, B, C, D se aplică codul binar corespunzător cifrelor de la 0 la 15 (16 combinații). Doar 10 din cele 16 combinații sunt acceptate, și anume cele corespunzătoare cifrelor 0 – 9. Celelalte combinații reprezintă stări interzise.

Exemplu: dacă **A=0, B=1, C=1, D=0** la ieșirea **Y6** apare nivel logic **0** (0,2...0,4 V), restul ieșirilor au nivel logic 1 (circa 3,4 V).

Același lucru se întâmplă dacă codul corespunde oricărei cifre de la 0 la 9.

Pentru combinațiile logice corespunzătoare numerelor de la 10 la 15, ieșirile rămân în starea logică 1.

Aceste decodificatoare se utilizează în:

- Circuite de numărare
- Generatoare de funcții
- Circuite de comandă la distanță
- Circuite de selecție

În **figura 5.3.1** este prezentată schema unei aplicații cu decodificatorul MMC 4028.




Figura 5.3.1 Aplicație cu decodificatorul MMC 4028

Intrările decodicatorului (A0, A1, A2, A3) sunt conectate la comutatoarele A, B, C, D. Aceste comutatoare pot fi poziționate în 0 logic (0 V) respectiv în 1 logic (+5V).

Ieșirile decodicatorului (Q0, Q1, Q2,.....Q9) sunt conectate prin intermediul rezistoarelor R1, R2, R3,.....R10 la LED-urile LED0, LED1, LED2,.....LED9.

În funcție de poziția comutatoarelor A, B, C, D la intrarea decodicatorului se aplică un cod binar corespunzător unei anumite cifre de la 0 la 9 și luminează LED-ul corespunzător cifrei respective.

În exemplul din figura 5.3.1 comutatoarele B și C sunt în 1 logic, iar comutatoarele A și D sunt în 0 logic, combinație ce corespunde cifrei 6, situație în care LED6 luminează.

Pentru codurile de intrare corespunzătoare numerelor de la 10 la 15 toate LED-urile vor fi stinse deoarece aceste combinații reprezintă stări interzise.

2. Decodificatorul BCD – 7 segmente – comandă dispozitivele de afișare numerică realizate din 7 segmente luminoase (cu led-uri, cristale lichide). Decodificatorul primește la intrare datele în cod BCD și activează mai multe ieșiri corespunzătoare codului de intrare.

Prin polarizarea directă a segmentelor, în diverse combinații, se poate forma orice cifră a sistemului zecimal. Afișajele 7 segmente se construiesc în două variante: cu anodul comun și cu catodul comun și sunt prevăzute cu 10 terminale (**figura 5.3.2**)




Figura 5.3.2 Afișaj 7 segmente - aranjarea segmentelor-numerotare terminalelor




Figura 5.3.3 Structură afișaj 7 segmente

Pentru activarea unui segment acesta se polarizează direct.

La afișajele cu Anod comun, anodul se conectează spre polul pozitiv al sursei (+) iar segmentul care se activează se conectează spre polul negativ al sursei (-).

La afișajele cu Catod comun, catodul se conectează spre polul negativ al sursei (-) iar segmentul care se activează se conectează spre polul pozitiv al sursei (+).

Un segment are următorii parametrii electrici:

Tensiunea directă de polarizare $V_f = 1,9 \text{ V} - 2,2 \text{ V}$ (în funcție de culoarea segmentelor)

Curentul direct $I_f = 10 \text{ mA} - 20 \text{ mA}$.

CAPITOLUL 5. CIRCUITE LOGICE COMBINAȚIONALE

Decodificatorul BCD – 7 segmente este prevăzut cu **4 intrări** notate cu **A, B, C, D** (corespunzătoare celor 4 biți din codul BCD) și cu **7 ieșiri** notate cu **a, b, c, d, e, f** (corespunzătoare celor 7 segmente ale afișajului).

Pentru afișajele cu anodul comun se pot utiliza circuitele integrate: CDB 446; CDB 447; SN74LS47 ; SN7447. În funcție de combinația intrărilor se activează una sau mai multe ieșiri. La aceste decodificatoare ieșirile sunt active în „0” logic.




Figura 5.3.4 Decodificatorul CDB 447

Pentru afișajele cu catodul comun se pot utiliza circuitele integrate: CDB448 ; MMC4248; SN74LS48 ; SN7448 ; HCF 4511 BE. În funcție de combinația intrărilor se activează una sau mai multe ieșiri. La aceste decodificatoare ieșirile sunt active în „1” logic.




Figura 5.3.4 Decodificatorul HCF 4511 BE

În figura 5.3.5 este prezentată schema unei aplicații cu decodificatorul CDB 447.




Figura 5.3.5 Comanda unui afișaj 7 segmente cu anodul comun (MDE 2102 R)

Pentru verificarea segmentelor afișajului se poziționează comutatorul ALT pe (+) apoi se poziționează înapoi pe (-).

Comutatoarele A0, A1, A2, A3 pot fi poziționate în 0 logic (0 V) respectiv în 1 logic (+5V). În funcție de combinațiile de la intrarea decodificatorului se vor activa segmentele corespunzătoare cifrei respective (vezi tabelul de adevăr CDB 447).

Tabelul de adevăr CDB 447

D	C	B	A	cifra	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	1	0	0	1	1	1	1
0	0	1	0	2	0	0	1	0	0	1	0
0	0	1	1	3	0	0	0	0	1	1	0
0	1	0	0	4	1	0	0	1	1	0	0
0	1	0	1	5	0	1	0	0	1	0	0
0	1	1	0	6	1	1	0	0	0	0	0
0	1	1	1	7	0	0	0	1	1	1	1
1	0	0	0	8	0	0	0	0	0	0	0
1	0	0	1	9	0	0	0	1	1	0	0

În figura 5.3.6 este prezentată schema unei aplicații cu decodificatorul HCF 4511.




Figura 5.3.6 Comanda unui afișaj 7 segmente cu catodul comun (KW1-501CRB)

În funcție de combinațiile de la intrarea decodificatorului se vor activa segmentele corespunzătoare cifrei respective (vezi tabelul de adevăr HCF 4511).

Tabelul de adevăr HCF 4511

D	C	B	A	cifra	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	1	0	1	1	0	0	0	0
0	0	1	0	2	1	1	0	1	1	0	1
0	0	1	1	3	1	1	1	1	0	0	1
0	1	0	0	4	0	1	1	0	0	1	1
0	1	0	1	5	1	0	1	1	0	1	1
0	1	1	0	6	0	0	1	1	1	1	1
0	1	1	1	7	1	1	1	0	0	0	0
1	0	0	0	8	1	1	1	1	1	1	1
1	0	0	1	9	1	1	1	0	0	1	1

5.4. MULTIPLEXOARE

Multiplexoarele (MUX) – sunt circuite logice combinaționale cu m intrări și o singură ieșire, care permit transferul datelor de la una din intrări spre ieșirea unică. Selecția intrării de la care se transferă datele se face prin intermediul unui cuvânt de cod de selecție numit adresă, cuvânt care are n biți. Numărul de intrări m este egal cu numărul combinațiilor logice de adresă 2^n a căror apariție urmează să autorizeze accesul succesiv al intrărilor către ieșire ($m=2^n$). Schema de principiu a unui multiplexor este prezentată în **figura 5.4.1**.




Figura 5.4.1 Schema de principiu a unui multiplexor

În funcție de poziția comutatorului K la ieșirea Y va fi transmis semnalul uneia din intrările de date I . Poziția comutatorului este comandată de nivelul logic al intrărilor de selecție (A_1, A_2, \dots, A_n), care formează adresa unei anumite intrări de date. Multiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite funcționarea sau blocarea multiplexorului.

În practică se utilizează următoarele tipuri de multiplexoare:

- Cu 2 intrări și o linie de adresă (SN74LS157, CDB 4157);
- Cu 4 intrări și 2 linii de adresă (SN74LS153, CDB 4153);
- Cu 8 intrări și 3 linii de adresă (SN74LS151, CDB 4151);
- Cu 16 intrări și 4 linii de adresă (SN74LS150, CDB 74150).

1. MULTIPLEXOR CU 2 INTRĂRI

Acest multiplexor (fig.5.4.2 a) permite transferul datelor de pe intrările de date I0 și I1 la ieșirea Y în funcție de starea logică a intrării de selecție A conform tablei de adevăr din (fig. 5.4.2 b).

Când **A=0** pe ieșirea Y se transferă datele de pe intrarea **I0**

Când **A=1** pe ieșirea Y se transferă datele de pe intrarea **I1**




Figura 5.4.2 Multiplexor cu 2 intrări

Realizat cu porți logice elementare, multiplexorul cu 2 intrări arată ca în figura 5.4.3





Figura 5.4.3 Multiplexorul cu 2 intrări realizat cu porți logice

Prezentarea circuitului SN 74LS157 (4 multiplexoare cu 2 intrări)

Configurația terminalelor

Tabelul de adevăr



INTRĂRI				leșire
\bar{E}	\bar{A}/B	A	B	Y
1	X	X	X	0
0	1	1	X	1
0	1	0	X	0
0	0	X	1	1
0	0	X	0	0

Figura 5.4.4 Multiplexorul cu 2 intrări SN74SL157

2. MULTIPLEXOR CU 4 INTRĂRI

Acest multiplexor (**fig.5.4.5 a**) permite transferul datelor de pe intrările de date I0, I1, I2, I3 la ieșirea Y în funcție de starea logică a intrărilor de selecție A0, A1 conform tabelului de adevăr din (**fig. 5.4.5 b**).

Când A1=0, A0=0 (0) pe ieșirea Y se transferă datele de pe intrarea I0

Când A1=0, A0=1 (1) pe ieșirea Y se transferă datele de pe intrarea I1

Când A1=1, A0=0 (2) pe ieșirea Y se transferă datele de pe intrarea I2

Când A1=1, A0=1 (3) pe ieșirea Y se transferă datele de pe intrarea I3




Figura 5.4.5 Multiplexor cu 4 intrări

Realizat cu porți logice elementare, multiplexorul cu 4 intrări arată ca în **figura 5.4.6**





Figura 5.4.6 Multiplexorul cu 4 intrări realizat cu porți logice

Prezentarea circuitului SN 74LS153 (2 multiplexoare cu 4 intrări)

Configurația terminalelor



Tabelul de adevăr

Intrări selecție		Intrări date				Autorizare	Ieșire
B	A	C0	C1	C2	C3	\bar{E}	Y
X	X	X	X	X	X	1	0
0	0	0	X	X	X	0	0
0	0	1	X	X	X	0	1
0	1	X	0	X	X	0	0
0	1	X	1	X	X	0	1
1	0	X	X	0	X	0	0
1	0	X	X	1	X	0	1
1	1	X	X	X	0	0	0
1	1	X	X	X	1	0	1

Figura 5.4.7 Multiplexorul cu 4 intrări SN74SL153

3. MULTIPLEXOR CU 8 INTRĂRI

Acest multiplexor (fig.5.4.8 a) permite transferul datelor de pe intrările de date I₀, I₁, I₂, I₃, I₄, I₅, I₆, I₇, la ieșirea Y în funcție de starea logică a intrărilor de selecție A₀, A₁, A₂ conform tabelii de adevăr din (fig. 5.4.8 b).

Când **A₂=0, A₁=0, A₀=0 (0)** pe ieșirea Y se transferă datele de pe intrarea **I₀**

Când **A₂=0, A₁=0, A₀=1 (1)** pe ieșirea Y se transferă datele de pe intrarea **I₁**

Când **A₂=0, A₁=1, A₀=0 (2)** pe ieșirea Y se transferă datele de pe intrarea **I₂**


Când **A₂=0, A₁=1, A₀=1 (3)** pe ieșirea Y se transferă datele de pe intrarea **I₃**

Când **A₂=1, A₁=0, A₀=0 (4)** pe ieșirea Y se transferă datele de pe intrarea **I₄**

Când **A₂=1, A₁=0, A₀=1 (5)** pe ieșirea Y se transferă datele de pe intrarea **I₅**

Când **A₂=1, A₁=1, A₀=0 (6)** pe ieșirea Y se transferă datele de pe intrarea **I₆**

Când **A₂=1, A₁=1, A₀=1 (7)** pe ieșirea Y se transferă datele de pe intrarea **I₇**



INTRĂRI SELECȚIE			IEȘIRE
A2	A1	A0	Y
0	0	0	I ₀
0	0	1	I ₁
0	1	0	I ₂
0	1	1	I ₃
1	0	0	I ₄
1	0	1	I ₅
1	1	0	I ₆
1	1	1	I ₇

b

Figura 5.4.8 Multiplexor cu 8 intrări

Realizat cu porți logice elementare, multiplexorul cu 8 intrări arată ca în **figura 5.4.9**.




Figura 5.4.9 Multiplexorul cu 8 intrări realizat cu porți logice

Prezentarea circuitului SN 74LS151 (1 multiplexor cu 8 intrări)





Figura 5.4.10 Multiplexorul cu 8 intrări SN74SL151

Prezentarea circuitului SN 74LS150 (1 multiplexor cu 16 intrări)

Configurația terminalelor



Tabelul de adevăr

INTRĂRI					ieșire
D	C	B	A	\bar{E}	Y
X	X	X	X	1	1
0	0	0	0	0	$\bar{E0}$
0	0	0	1	0	$\bar{E1}$
0	0	1	0	0	$\bar{E2}$
0	0	1	1	0	$\bar{E3}$
0	1	0	0	0	$\bar{E4}$
0	1	0	1	0	$\bar{E5}$
0	1	1	0	0	$\bar{E6}$
0	1	1	1	0	$\bar{E7}$
1	0	0	0	0	$\bar{E8}$
1	0	0	1	0	$\bar{E9}$
1	0	1	0	0	$\bar{E10}$
1	0	1	1	0	$\bar{E11}$
1	1	0	0	0	$\bar{E12}$
1	1	0	1	0	$\bar{E13}$
1	1	1	0	0	$\bar{E14}$
1	1	1	1	0	$\bar{E15}$

Figura 5.4.11 Multiplexorul cu 16 intrări SN74SL150

VERIFICAREA PRACTICĂ A MULTIPLEXORULUI CU 4 INTRĂRI - SN 74LS153

În figura 5.4.12 este schema unui circuit de verificare practică a unui multiplexor cu 4 intrări realizată cu simulatorul Multisim.

Comutatoarele I0, I1, I2 sunt intrările de date care pot fi 0 logic sau 1 logic în funcție de poziția comutatorului.

Comutatoarele A0, A1 sunt intrările de selecție care pot fi 0 logic sau 1 logic în funcție de poziția comutatorului.

Comutatorul E este intrarea de autorizare care poate fi 0 logic sau 1 logic în funcție de poziția comutatorului.

La ieșirea circuitului (Y) este conectat prin intermediul unui rezistor R un LED care luminează în 1 logic și este stins în 0 logic.




Figura 5.4.12 Schemă de verificare a multiplexorului SN74SL153

Pentru verificarea funcționării se poziționează comutatoarele conform tabelii de adevăr din figura 5.4.5 și se observă starea LED-ului de la ieșirea multiplexorului.

5.5. DEMULTIPLEXOARE

Demultiplexoarele (DMUX) – sunt circuite logice combinaționale cu o singură intrare și m ieșiri, care permit transferul datelor de la intrarea unică spre una din cele m ieșiri. Selecția ieșirii spre care se transferă datele se face prin intermediul unui cuvânt de cod de selecție numit adresă, cuvânt care are n biți. Numărul de ieșiri m este egal cu numărul combinațiilor logice de adresă 2^n a căror apariție urmează să autorizeze transferul semnalului de intrare succesiv către cele m ieșiri ($m=2^n$). Schema de principiu a unui demultiplexor este prezentată în **figura 5.5.1**




Figura 5.5.1 Schema de principiu a unui demultiplexor

În funcție de poziția comutatorului K , semnalul de intrare I va fi transmis uneia din ieșirile de date $Y_0, Y_1, Y_2, \dots, Y_m$. Poziția comutatorului este comandată de nivelul logic al intrărilor de selecție (A_1, A_2, \dots, A_n), care formează adresa unei anumite ieșiri de date.

Când codul cuvântului de la intrarea de selecție (A_0, \dots, A_n) corespunde cu adresa unei ieșiri (Y_0, \dots, Y_m), semnalul de la intrarea de date (I) este transmis către acea ieșire. Celelalte ieșiri (care nu sunt active) vor trece în 0 logic (la unele circuite în 1 logic).

Demultiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite funcționarea sau blocarea demultiplexorului.

Principala utilizare a demultiplexorului este conversia serie – paralel a datelor binare.

1. DEMULTIPLEXOR CU 4 IEȘIRI

Acest multiplexor (**fig.5.5.2 a**) permite transferul datelor de pe intrarea de date I la una din ieșirile Y0, Y1, Y2, Y3 în funcție de starea logică a intrărilor de selecție A0, A1 conform tabelului de adevăr din (**fig. 5.5.2 b**).

Când **A1=0, A0=0 (0)** semnalul de pe intrarea I se transferă pe ieșirea **Y0**

Când **A1=0, A0=1 (1)** semnalul de pe intrarea I se transferă pe ieșirea **Y1**

Când **A1=1, A0=0 (2)** semnalul de pe intrarea I se transferă pe ieșirea **Y2**

Când **A1=1, A0=1 (3)** semnalul de pe intrarea I se transferă pe ieșirea **Y3**




Figura 5.5.2 Demultiplexor cu 4 ieșiri

Realizat cu porți logice elementare, demultiplexorul cu 4 ieșiri arată ca în figura 5.5.3





Figura 5.5.3 Demultiplexorul cu 4 ieșiri realizat cu porți logice

Prezentarea demultiplexorului cu 4 ieșiri - 74LS155N (figura 5.5.4)

Configurația terminalelor:



Tabelul de adevăr

Intrări selecție		Intrare autorizare	Intrare date	Ieșiri de date			
A1	A0	\bar{E}	I	$\bar{Y0}$	$\bar{Y1}$	$\bar{Y2}$	$\bar{Y3}$
0	0	0	0	1	1	1	1
0	0	0	1	0	1	1	1
0	1	0	0	1	1	1	1
0	1	0	1	1	0	1	1
1	0	0	0	1	1	1	1
1	0	0	1	1	1	0	1
1	1	0	0	1	1	1	1
1	1	0	1	1	1	1	0
X	X	1	X	1	1	1	1

Circuit de verificare a demultiplexorului




Figura 5.5.4 Demultiplexorul cu 4 ieșiri 74LS155N

2. DEMULTIPLEXOR CU 8 IEȘIRI

Acest multiplexor (**fig.5.5.5 a**) permite transferul datelor de pe intrarea de date I la una din ieșirile Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 în funcție de starea logică a intrărilor de selecție A0, A1, A2 conform tabelului de adevăr din (**fig. 5.5.5 b**).

Când **A2=0, A1=0, A0=0 (0)** semnalul de pe intrarea I se transferă pe ieșirea **Y0**

Când **A2=0, A1=0, A0=1 (1)** semnalul de pe intrarea I se transferă pe ieșirea **Y1**

Când **A2=0, A1=1, A0=0 (2)** semnalul de pe intrarea I se transferă pe ieșirea **Y2**


Când **A2=0, A1=1, A0=1 (3)** semnalul de pe intrarea I se transferă pe ieșirea **Y3**

Când **A2=1, A1=0, A0=0 (4)** semnalul de pe intrarea I se transferă pe ieșirea **Y4**

Când **A2=1, A1=0, A0=1 (5)** semnalul de pe intrarea I se transferă pe ieșirea **Y5**

Când **A2=1, A1=1, A0=0 (6)** semnalul de pe intrarea I se transferă pe ieșirea **Y6**

Când **A2=1, A1=1, A0=1 (7)** semnalul de pe intrarea I se transferă pe ieșirea **Y7**



a

INTRĂRI				IEȘIRI							
I	A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0/1	0	0	0	0	0	0	0	0	0	0	0/1
0/1	0	0	1	0	0	0	0	0	0	0/1	0
0/1	0	1	0	0	0	0	0	0	0/1	0	0
0/1	0	1	1	0	0	0	0	0/1	0	0	0
0/1	1	0	0	0	0	0	0/1	0	0	0	0
0/1	1	0	1	0	0	0/1	0	0	0	0	0
0/1	1	1	0	0	0/1	0	0	0	0	0	0
0/1	1	1	1	0/1	0	0	0	0	0	0	0

b

Figura 5.5.5 Demultiplexor cu 8 ieșiri

Realizat cu porți logice elementare, demultiplexorul cu 8 ieșiri arată ca în figura 5.5.6





Figura 5.5.6 Circuit de verificare a demultiplexorului cu 8 ieșiri realizat cu porți logice

Prezentarea demultiplexorului cu 8 ieșiri - 74LS138N (figura 5.5.7)

a. Configurația terminalelor



b. Tabelul de adevăr

INTRĂRI						IEȘIRI							
$\overline{E2A}$	$\overline{E2B}$	E	A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0/1	0	0	0	1	1	1	1	1	1	1	1/0
0	0	0/1	0	0	1	1	1	1	1	1	1	1/0	1
0	0	0/1	0	1	0	1	1	1	1	1	1/0	1	1
0	0	0/1	0	1	1	1	1	1	1	1/0	1	1	1
0	0	0/1	1	0	0	1	1	1	1/0	1	1	1	1
0	0	0/1	1	0	1	1	1	1/0	1	1	1	1	1
0	0	0/1	1	1	0	1	1/0	1	1	1	1	1	1
0	0	0/1	1	1	1	1/0	1	1	1	1	1	1	1

Figura 5.5.7 Demultiplexorul cu 8 ieșiri 74LS138N




Figura 5.5.7 Circuit de verificare a demultiplexorului cu 8 ieșiri – 74LS138N

5.6. COMPARATOARE NUMERICE

Comparatoarele numerice permit compararea rapidă a două numere binare A și B și determinarea valorii relative a acestora (se determină dacă între cele două numere există una din relațiile $A=B$, $A>B$, $A<B$).

Un comparator numeric (figura 5.6.1) este prevăzut cu:

- $2n$ intrări pentru cele 2 numere de n biți;
- 3 ieșiri cu rezultatul comparației celor 2 numere ($A=B$, $A<B$, $A>B$);
- 3 intrări suplimentare ($A=B$, $A<B$, $A>B$), pentru conectarea în cascadă a mai multor comparatoare atunci când se compară numere cu lungimi mari.





Figura 5.6.1 Schema bloc a unui comparator numeric.

În funcție de lungimea numerelor de comparat, comparatoarele numerice pot fi:

- Comparatoare numerice pe 1 bit;
- Comparatoare numerice pe 2 biți;
- Comparatoare numerice pe 4 biți;
- Comparatoare numerice pe 8 biți.

1. Comparatorul numeric pe 1 bit.


În figura 5.6.2 sunt prezentate: schema bloc a comparatorului pe 1 bit (fig. 5.6.2 a), tabelul de adevăr (fig. 5.6.2 b) și schema logică a comparatorului (fig. 5.6.2 c).



a

INTRĂRI		IEȘIRI		
Ai	Bi	Y1(A<B)	Y2(A=B)	Y3(A>B)
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

b



c

Figura 5.6.2 Comparator numeric pe un bit.





Figura 5.6.3 Circuit de verificare a comparatorului numeric pe un bit.

2. Comparatorul numeric pe 2 biți.

În figura 5.6.4 sunt prezentate schema bloc a comparatorului pe 2 biți (fig. 5.6.4 a) și tabelul de adevăr (fig. 5.6.4 b).



INTRĂRI				IEȘIRI		
A0	A1	B0	B1	Y1(A<B)	Y2(A=B)	Y3(A>B)
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0

b

Figura 5.6.4 Comparator numeric pe 2 biți.

În **figura 5.6.5** este prezentată schema de verificare a unui comparator numeric pe 2 biți realizat cu porți logice elementare.





Figura 5.6.5 Verificarea comparatorului numeric pe 2 biți.

3. Comparatorul numeric pe 4 biți.

În figura 5.6.6 este prezentat comparatorul pe 4 biți – 74LS85N. Spre deosebire de celelalte două tipuri de comparatoare prezentate, acest comparator este prevăzut cu 3 intrări de extindere (I A<B, I A=B, I A>B) pentru conectarea în cascadă cu alt comparator. Acest montaj se utilizează pentru extinderea capacității de comparare la 8 biți.

Configurația terminalelor:



Tabelul de adevăr

Compararea intrărilor				Intrări de extindere			Ieșiri		
A3,B3	A2,B2	A1,B1	A0,B0	IA>B	IA<B	IA=B	A>B	A<B	A=B
A3>B3	X	X	X	X	X	X	1	0	0
A3<B3	X	X	X	X	X	X	0	1	0
A3=B3	A2>B2	X	X	X	X	X	1	0	0
A3=B3	A2<B2	X	X	X	X	X	0	1	0
A3=B3	A2=B2	A1>B1	X	X	X	X	1	0	0
A3=B3	A2=B2	A1<B1	X	X	X	X	0	1	0
A3=B3	A2=B2	A1=B1	A0>B0	X	X	X	1	0	0
A3=B3	A2=B2	A1=B1	A0<B0	X	X	X	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	0	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	1	0	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	X	X	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	1	1	0	0	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	0	1	1	0

Figura 5.6.6 Comparatorul pe 4 biți - 74LS85N

În figura 5.6.7 este prezentat circuitul de verificare a comparatorului pe 4 biți – 74LS85N




Figura 5.6.7 Verificarea comparatorului pe 4 biți - 74LS85N

Pentru a obține un comparator pe 8 biți se conectează în cascadă două comparatoare pe 4 biți ca în schema din figura 5.6.8.




Figura 5.6.8 Schemă comparator pe 8 biți cu circuite 74LS85N

5.7. SUMATOARE

Sumatoarele sunt circuite logice combinaționale care realizează operații aritmetice (adunarea și scăderea) cu două numere binare care au un număr egal de biți.


Un sumator pe mai mulți biți este construit din mai multe sumatoare pe un bit.

Sumatoarele elementare pe un bit se împart în două categorii:

- Semisumatoare (sumatoare elementare pentru bitul 0) realizează suma a două numere binare de 1 bit fără a ține seama de transportul de la bitul inferior către rangul următor;
- Sumatoare elementare complete pe 1 bit care țin seama de transportul de la bitul cu semnificație imediat inferioară către rangul următor.

1. Sumatorul elementar pentru bitul 0


În figura 5.7.1 sunt prezentate: schema bloc, tabelul de adevăr, schema logică a sumatorului elementar pentru bitul 0.



a. Schema bloc

A _i	B _i	Rezultatul adunării	S _i	C _i
0	0	00	0	0
0	1	01	1	0
1	0	01	1	0
1	1	10	0	1

b. Tabelul de adevăr




c. Schema logică

Figura 5.7.1 Sumatorul elementar pentru bitul 0

2. Sumatorul elementar complet


Acest sumator prezentat în figura 5.7.2 ia în considerație și transportul de la bitul inferior către rangul următor. Sumatorul adună la intrare 3 biți: doi biți de date și unul de transport, și furnizează la ieșire un bit sumă și unul de transport.



a. Schema bloc

INTRĂRI			Rezultatul adunării	IEȘIRI	
Ai	Bi	Ci-1	SUMA	Ci	Si
0	0	0	00	0	0
0	0	1	01	0	1
0	1	0	01	0	1
0	1	1	10	1	0
1	0	0	01	0	1
1	0	1	10	1	0
1	1	0	10	1	0
1	1	1	11	1	1

b. Tabelul de adevăr



c. Scheme logice

Figura 5.7.2 Sumatorul elementar complet

3. Sumatorul pe 2 biți

Sumatorul pe 2 biți se obține prin interconectarea a 2 sumatoare complete pe un bit.

În **figura 5.7.3** este prezentată schema unei aplicații cu sumatorul integrat 74LS183N.




Figura 5.7.4 Sumator pe 2 biți cu circuitul integrat 74LS183N

Bitul de transport de ieșire 1CN1 (pin 5) de la sumatorul 1, se conectează la bitul de transport de intrare CN2 (pin 11) de la sumatorul 2.


La intrările A1, B1, A2, B2, CN1 se conectează câte un întrerupător care este conectat la masă (0 V) și o rezistență conectată la + 5V. Când întrerupătorul este pe poziția închis intrarea integratului este în 0 logic iar când întrerupătorul este pe poziția deschis intrarea integratului este în 1 logic.

La ieșirile S1, S2, 2CN2 sunt conectate LED-uri pentru semnalizare optică.


4. Sumatorul cu transport succesiv pe 4 biți

Acest sumator se obține prin interconectarea a 4 sumatoare complete pe un bit.

În **figura 5.7.4** este prezentat sumatorul integrat 74LS83N.



a. Schema bloc



b. Configurația terminalelor

Figura 5.7.4 Sumatorul elementar complet pe 4 biți

5.8. CONVERTOARE DE COD

Convertoarele de cod sunt circuite logice combinaționale care realizează conversia numerelor binare dintr-un cod în alt cod.

La intrarea convertorului se aplică un cod binar inițial de n biți iar la ieșire se obține un alt cod binar final de m biți.

Organizarea unui convertor de cod se bazează pe un tabel care exprimă corespondența dintre codul de intrare și codul de ieșire, corespondență care trebuie să fie unu la unu. Codul de intrare reprezintă un argument în timp ce codul de ieșire este o funcție de acest argument.

În **figura 5.81** este prezentată schema bloc a unui convertor de cod.



Figura 5.8.1 Schema bloc a convertorului de cod

Convertorul de cod este alcătuit dintr-o pereche decodificator – codificator.

Codul de intrare de n biți este aplicat mai întâi decodificatorului, rezultând o singură ieșire activă din cele $2n$ ieșiri. Această ieșire activă a decodificatorului este aplicată la intrarea codificatorului care va genera la ieșirea codificatorului un cod de m biți.

1. Convertorul de cod din cod binar natural în cod binar reflectat (Gray).

În **figura 5.8.2** sunt prezentate schema bloc (**fig.5.8.2 a**) și schema logică (**fig.5.8.2 b**) a acestui convertor de cod.




Figura 5.8.2 Convertorul de cod "binar – Gray"

CAPITOLUL 5. CIRCUITE LOGICE COMBINAȚIONALE

Pentru a înțelege cum este convertit codul binar în cod Gray se studiază tabela de adevăr a convertorului, tabela prezentată mai jos.

Binar natural				Gray			
B3	B2	B1	B0	G3	G2	G1	G0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

Codul Gray este un cod numeric reflectat, care are proprietatea că 2 numere adiacente diferă prin valoarea unui singur bit.

După cum rezultă din tabela de adevăr, codul Gray se obține din codul binar astfel:

G0 - repetă primele 2 locații ale lui B0, după care se reflectă din 2 în 2 locații;

G1 - repetă primele 4 locații ale lui B1, după care se reflectă din 4 în 4 locații;

G2 - repetă primele 8 locații ale lui B2, după care se reflectă din 8 în 8 locații;

G3 - repetă B3.

2. Convertorul de cod din cod Gray în cod binar natural.

În figura 5.8.3 sunt prezentate schema bloc (fig.5.8.3 a) și schema logică (fig.5.8.3 b) a acestui convertor de cod.




Figura 5.8.3 Convertorul de cod “Gray - binar”

Pentru a înțelege cum este convertit codul Gray în cod binar se studiază tabela de adevăr a convertorului, tabela prezentată mai jos.

Gray				Binar natural			
G3	G2	G1	G0	B3	B2	B1	B0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	1
1	0	0	0	1	1	1	1
1	0	0	1	1	1	1	0
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	0	1	0	1	1
1	1	1	1	1	0	1	0



REZUMATUL CAPITOLULUI

- **Circuitele logice combinaționale** (CLC) sunt circuite alcătuite din porți logice de bază, care se caracterizează prin faptul că în fiecare moment starea logică a ieșirii depinde de modul în care se combină nivelurile logice ale intrărilor în acel moment, fiind independente de propriile stări anterioare.
- Pentru prelucrarea datelor în sistemele digitale și pentru citirea și afișarea rezultatelor prelucrării, este necesară parcurgerea următoarelor etape:
 - a. **Codarea și decodarea** – transformarea datelor dintr-un cod în altul;
 - b. **Multiplexarea** – transmiterea către o ieșire a unei singure informații dintr-un grup de informații;
 - c. **Demultiplexarea** – introducerea succesivă a datelor la diferite adrese posibile.
- **Codificatoarele (CD)** – sunt circuite logice combinaționale cu n intrări și m ieșiri care furnizează la ieșire un cod de m biți atunci când numai una din cele n intrări este activă.
- Circuitele de codificare primesc la intrare semnale codificate într-un cod diferit de cel binar și furnizează la ieșire semnale în cod binar sau echivalentul acestuia.
- Cel mai utilizat codificator este **codificatorul zecimal-BCD** la intrarea căruia se aplică date în sistemul zecimal iar la ieșire apar date în codul BCD.
- **Decodificatoarele (DCD)** – sunt circuite logice combinaționale cu n intrări și m ieșiri ($m=2^n$) care activează o singură ieșire corespunzătoare codului aplicat la intrare.
- Circuitele de codificare primesc la intrare semnale logice în cod binar sau echivalentul acestuia și furnizează la ieșire semnale în cod zecimal sau echivalentul acestuia.
- Cele mai utilizate decodificatoare sunt: **decodificatorul BCD-zecimal** și **decodificatorul BCD-7 segmente**.
- **Multiplexoarele (MUX)** – sunt circuite logice combinaționale cu m intrări și o singură ieșire, care permit transferul datelor de la una din intrări spre ieșirea unică. Selecția intrării de la care se transferă datele se face prin intermediul unui cuvânt de cod de selecție numit adresă, cuvânt care are n biți.

- **Demultiplexoarele (DMUX)** – sunt circuite logice combinaționale cu o singură intrare și m ieșiri, care permit transferul datelor de la intrarea unică spre una din cele m ieșiri. Selecția ieșirii spre care se transferă datele se face prin intermediul unui cuvânt de cod de selecție numit adresă, cuvânt care are n biți.
- **Comparatoarele numerice** permit compararea rapidă a două numere binare A și B și determinarea valorii relative a acestora (se determină dacă între cele două numere există una din relațiile $A=B$, $A>B$, $A<B$).
- **Sumatoarele** sunt circuite logice combinaționale care realizează operații aritmetice (adunarea și scăderea) cu două numere binare care au un număr egal de biți. Un sumator pe mai mulți biți este construit din mai multe sumatoare pe un bit.
- **Convertoarele de cod** sunt circuite logice combinaționale care realizează conversia numerelor binare dintr-un cod în alt cod. La intrarea convertorului se aplică un cod binar inițial de n biți iar la ieșire se obține un alt cod binar final de m biți.
- Convertorul de cod este alcătuit dintr-o pereche decodificator – codificator. Codul de intrare de n biți este aplicat mai întâi decodificatorului, rezultând o singură ieșire activă din cele $2n$ ieșiri. Această ieșire activă a decodificatorului este aplicată la intrarea codificatorului care va genera la ieșirea codificatorului un cod de m biți.

5.9. LUCRĂRI DE LABORATOR



LUCRARE DE LABORATOR 4

DECODIFICATORUL BCD - ZECIMAL.

➤ **OBIECTIVE:**

- Realizarea schemei circuitului de decodificare cu simulatorul;
- Realizarea practică a circuitului de decodificare;
- Realizarea tabelului de adevăr în funcție de poziția comutatoarelor de intrare și indicațiile LED-urilor de ieșire;

➤ **RESURSE:**

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, circuite integrate decodificatoare.

➤ **DEFĂȘURAREA LUCRĂRII:**

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 5.9.1 Aplicație cu decodificatorul MMC 4028

2. Realizează practic, pe plăcuța de probă montajul corespunzător schemei date.

ATENȚIE! Pinul 8 al CI se conectează la (-) iar pinul 16 al CI se conectează la (+).

3. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).

4. Conectează montajul la o sursă de tensiune continuă conform schemei de mai sus, pornește sursa și reglează-o la valoarea indicată în schemă.

5. Conectează succesiv cele 4 comutatoare de intrare **D, C, B, A** la potențialul **0V** respectiv **5V** conform tabelului de adevăr de mai jos și notează în tabel valorile logice ale ieșirilor, “0” sau “1”, în funcție de starea LED-ului de pe ieșirea respectivă.

Nr. zecimal	INTRĂRI				IEȘIRI									
	D 2 ³ 8	C 2 ² 4	B 2 ¹ 2	A 2 ⁰ 1	L0	L1	L2	L3	L4	L5	L6	L7	L8	L9
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	0	0	1										
2	0	0	1	0										
3	0	0	1	1										
4	0	1	0	0										
5	0	1	0	1										
6	0	1	1	0										
7	0	1	1	1										
8	1	0	0	0										
9	1	0	0	1										

6. OBSERVAȚII:

.....

.....

.....

.....



LUCRARE DE LABORATOR 5

DECODIFICATORUL BCD – 7 SEGMENTE.

➤ OBIECTIVE:

- Realizarea schemei circuitului de decodificare cu simulatorul;
- Realizarea practică a circuitului de decodificare;
- Realizarea tabelului de adevăr în funcție de poziția comutatoarelor de intrare și indicațiile segmentelor afișajului;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, circuite integrate decodificatoare.

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 5.9.1 Aplicație cu decodificatorul MMC 4028

2. Realizează practic, pe plăcuța de probă montajul corespunzător schemei date.

ATENȚIE! Pinul 8 al CI se conectează la (-) iar pinul 16 al CI se conectează la (+).

3. Lipește conductoarele conectate la soclul afișajului la terminalele rezistoarelor R1 - R7 conform schemei.

4. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).

5. Conectează montajul la o sursă de tensiune continuă conform schemei de mai sus, pornește sursa și reglează-o la valoarea indicată în schemă.

6. Conectează succesiv cele 4 comutatoare de intrare **D, C, B, A** la potențialul **0V** respectiv **5V** conform tabelului de adevăr de mai jos și notează în tabel valorile logice ale ieșirilor, “**0**” sau “**1**”, în funcție de starea segmentului afișajului.

D	C	B	A	cifra	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	1							
0	0	1	0	2							
0	0	1	1	3							
0	1	0	0	4							
0	1	0	1	5							
0	1	1	0	6							
0	1	1	1	7							
1	0	0	0	8							
1	0	0	1	9							

7. OBSERVAȚII:

.....

.....

.....

.....

CAPITOLUL 6. CIRCUITE LOGICE SECVENȚIALE

6.1. GENERALITĂȚI

Circuitele logice secvențiale (CLS) – sunt circuite logice combinaționale cu memorie. Aceste circuite se caracterizează prin faptul că în fiecare moment starea logică a ieșirilor depind atât de starea logică a intrărilor cât și de stările logice anterioare ale intrărilor sau ale circuitului.

Un circuit logic secvențial se obține dintr-un circuit logic combinațional la care se adaugă o serie de elemente de circuit secundare (elemente de memorie), care reprezintă conexiuni de reacție inversă (prin intermediul elementelor de memorie o parte din ieșirile circuitului sunt conectate la intrările circuitului). În **figura 6.1.1** este reprezentată schema bloc a unui circuit logic secvențial.




Figura 6.1.1 Schema bloc a unui circuit logic secvențial

X_0, X_1, \dots, X_n – intrări principale accesibile din exterior

Z_0, Z_1, \dots, Z_m – ieșiri principale accesibile din exterior

Y_0, Y_1, \dots, Y_k – intrări secundare, nu sunt accesibile din exterior.

Starea intrărilor secundare formează starea internă PREZENTĂ a CLS

Y'_0, Y'_1, \dots, Y'_k - ieșiri secundare, nu sunt accesibile din exterior

Starea ieșirilor secundare formează starea internă URMĂTOARE a CLS

$\Delta t_0, \Delta t_1, \dots, \Delta t_k$ – elemente de memorie (de întârziere)

Stările URMĂTOARE devin PREZENTE după un interval de timp determinat de elementele de memorie (întârziere).

La circuitele logice secvențiale variabilele de intrare, ieșire și stare pot avea numai două valori “1logic” și “0 logic” cu un număr finit de stări.

În funcție de elementele de memorie, care asigură temporizarea semnalelor, circuitele logice secvențiale se împart în două mari categorii:

circuite secvențiale asincrone

circuite secvențiale sincrone

La circuitele secvențiale asincrone, starea prezentă a circuitului poate fi modificată în orice moment, ca efect al schimbării nivelelor logice aplicate la intrările principale. Fiecare element de memorie este format dintr-un șir de porți logice prin care întârzie semnalul logic care se propagă prin aceste porți, deci elementul de memorie este un dispozitiv de întârziere. Deoarece această întârziere nu poate fi controlată, aceste circuite pot deveni instabile, motiv pentru care circuitele secvențiale asincrone se utilizează foarte rar.

La circuitele secvențiale sincrone, starea prezentă a circuitului poate fi modificată numai la apariția unui semnal de temporizare numit semnal de ceas sau tact. Semnalul de ceas este un șir de impulsuri dreptunghiulare care se aplică circuitului printr-o intrare suplimentară numită intrarea semnalului de ceas. Elementele semnalului de ceas sunt prezentate în figura 6.1.2.




Figura 6.1.2 Elementele unui semnal de ceas (semnal dreptunghiular)

Raportul dintre lățimea duratei și perioadei semnalului de ceas se numește factor de umplere.

Un semnal de ceas poate fi activ fie pe frontul crescător (atunci când starea circuitului se schimbă pe frontul crescător) sau pe frontul descrescător (atunci când starea circuitului se schimbă pe frontul descrescător).

6.2. CIRCUITE BASCULANTE BISTABILE

Circuitele basculante bistabile (CBB) – sunt cele mai simple circuite logice secvențiale, cu două stări stabile, utilizate ca elemente de memorie în circuitele logice secvențiale complexe în scopul memorării stărilor interne ale acestora.

Un CBB este prevăzut cu două sau mai multe intrări și două ieșiri care sunt complementare una față de cealaltă și funcționează ca o memorie de 1 bit.

Intrările CBB sunt utilizate pentru a provoca bascularea circuitului (se schimbă stările logice ale ieșirilor) la apariția unui impuls pe intrare. CBB va rămâne în această stare și după dispariția impulsului pe intrare. CBB memorează o anumită informație până la apariția unui impuls pe intrarea acestuia.

În funcție de numărul intrărilor CBB pot funcționa în 2 regimuri:

Regim asincron – CBB are numai intrări de date, fără a fi prevăzut cu intrare de tact, la care starea circuitului la ieșire este determinată de combinațiile de valori ale intrărilor de date (latch-uri).

Regim sincron – CBB are pe lângă intrările de date și o intrare de tact, care determină momentul în care combinațiile valorilor ale intrărilor de date modifică starea ieșirilor circuitului (bistabile).

În funcție de modul de comandă și de stările disponibile CBB pot fi:

- De tip RS;
- De tip JK;
- De tip D;
- De tip T.

Tipuri de latch-uri (CBB asincrone):

TTL - 74LS256, 74LS259, 74LS373, 74LS375, 74LS75.

CMOS - 4042, 4043, 4044, 4508.

Tipuri de bistabile (CBB sincrone):

TTL - 74107, 74109, 74112, 74173, 74174, 74175.

CMOS - 4013, 4027, 4076.

6.2.1 CIRCUITE BASCULANTE BISTABILE DE TIP RS

CBB de tip RS se obțin prin introducerea unei reacții într-un sistem elementar de ordin 0, obținând astfel un sistem de ordin 1.

1. Circuitul basculant bistabil de tip RS ASINCRON

Acest circuit datorită proprietăților sale de memorare este cunoscut și sub numele de latch (zăvor) și poate fi realizat cu 2 porți SAU-NU (NOR) sau 2 porți ȘI-NU (NAND). Circuitele RS asincrone sunt prevăzute cu 2 intrări R (Reset) readucere în 0 sau ștergere și S (Set) fixare sau înscriere, precum și cu 2 ieșiri complementare Q respectiv \bar{Q} .

În **figura 6.2.1** sunt reprezentate schema logică (a) și simbolul (b) unui latch RS cu porți NOR.




Figura 6.2.1 Latch RS cu porți NOR (SAU-NU)

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (**Tabelul 6.2.1**).

Tabelul 6.2.1

R _n	S _n	Q _{n+1}
0	0	Q _n
1	0	0
0	1	1
1	1	X

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

Cât timp ambele intrări sunt inactice R=S=0 ieșirile Q și \bar{Q} nu își schimbă stările logice în care se află (circuitul nu comută).

Când pe intrarea S (înscriere) se aplică un impuls pozitiv S=1 ieșirea Q trece în 1 logic iar ieșirea complementară \bar{Q} trece în 0 logic (circuitul trece în starea 1).

Când pe intrarea R (ștergere) se aplică un impuls pozitiv R=1 ieșirea Q trece în 0 logic iar ieșirea complementară \bar{Q} trece în 1 logic (circuitul trece în starea 0).

Dacă ambele intrări sunt active R=S=1 ieșirile Q și \bar{Q} se află într-o stare nedeterminată influențată de procesul tehnologic de construcție al circuitului.

În **figura 6.2.2** sunt reprezentate schema logică (a) și simbolul (b) unui latch RS cu porți NAND.




Figura 6.2.2 Latch RS cu porți NAND (SI-NU)

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (**Tabelul 6.2.2**).

Tabelul 6.2.2

\bar{R}_n	\bar{S}_n	Q_{n+1}
1	1	Q_n
0	1	0
1	0	1
0	0	X

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

Cât timp ambele intrări sunt active $\bar{R} = \bar{S} = 1$ ieșirile Q și \bar{Q} nu își schimbă stările logice în care se află (circuitul nu comută).

Când pe intrarea \bar{S} (înscriere) se aplică un impuls pozitiv $\bar{S} = 1$ ieșirea Q trece în 0 logic iar ieșirea complementară \bar{Q} trece în 1 logic (circuitul trece în starea 0).

Când pe intrarea \bar{R} (ștergere) se aplică un impuls pozitiv $\bar{R} = 1$ ieșirea Q trece în 1 logic iar ieșirea complementară \bar{Q} trece în 0 logic (circuitul trece în starea 1).

Dacă ambele intrări sunt inactive $\bar{R} = \bar{S} = 0$ ieșirile Q și \bar{Q} se află într-o stare nedeterminată influențată de procesul tehnologic de construcție al circuitului.

2. Circuitul basculant bistabil de tip RS SINCRON

În majoritatea aplicațiilor practice, este necesar ca procesele de comutare să aibă loc numai la anumite momente de timp bine determinate, adică să fie sincronizate cu alte semnale, iar comutarea să se realizeze numai după ce semnalele de intrare au devenit stabile. Pentru a satisface aceste condiții se utilizează circuitele RS sincrone. Aceste circuite sunt cunoscute și sub numele de bistabile și spre deosebire de circuitele RS asincrone sunt prevăzute cu o intrare suplimentară de comandă numită intrare de tact și pot fi realizate cu 4 porți SAU-NU (NOR) sau 4 porți ȘI-NU (NAND). Intrările de control ale circuitului RS sincron, sunt sincronizate cu intrarea de tact și controlează modul în care se schimbă nivelurile logice ale ieșirilor doar în momentul în care semnalul de tact tranzitează de la un nivel logic la alt nivel logic pe frontul activ al impulsurilor dreptunghiulare aplicate la intrarea de tact (pentru \overline{CLK} frontul activ este frontul descrescător iar pentru CLK frontul activ este frontul crescător). Circuitele basculante (CBB sincrone) comută pe front iar latch-urile (CBB asincrone) comută pe nivel.

În **figura 6.2.3** sunt reprezentate schema logică (a) și simbolul (b) unui bistabil RS cu porți NAND.




Figura 6.2.3 Bistabil RS cu porți NAND (SI-NU)

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (**Tabelul 6.2.3**).

Tabelul 6.2.3

CLK	R _n	S _n	Q _{n+1}
	0	0	Q _n
	1	0	0
	0	1	1
	1	1	X
0	X	X	Q _n
1	0		1
1		0	0

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

În figura 6.2.4 sunt reprezentate schema logică (a) și simbolul (b) unui bistabil RS cu porți NOR.




Figura 6.2.4 Bistabil RS cu porți NOR (SAU-NU)

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (Tabelul 6.2.4).

Tabelul 6.2.4

\overline{CLK}	\overline{R}_n	\overline{S}_n	Q_{n+1}
	1	1	Q_n
	1	0	1
	0	1	0
	0	0	X
1	X	X	Q_n
0	1		1
0		1	0

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

3. Circuitul basculant bistabil de tip RS MASTER - SLAVE

Acest circuit reprezintă o extensie a circuitului bistabil RS sincron realizat cu porți NAND, și este format din două bistabile RS sincrone conectate ca în figura 6.2.5.




Figura 6.2.5 Bistabil RS de tip Master – Slave

6.2.2 CIRCUITE BASCULANTE BISTABILE DE TIP JK

Aceste circuite elimină starea de nedeterminare a ieșirilor unui circuit basculant când intrările au aceeași valoare logică $R = S = 1$ sau $\bar{R} = \bar{S} = 0$, deci spre deosebire de circuitele RS admit comenzi simultane la ambele intrări. Bistabilele JK se obțin din bistabilele RS prin introducerea unei bucle de reacție de la ieșiri la intrări.

Comanda bistabilului J-K se face pe frontul crescător al impulsului de comandă. Deci ieșirea va comuta pe frontul negativ al impulsului de comandă, în funcție de valorile lui J și K de pe frontul crescător.

1. Circuitul basculant bistabil de tip JK ASINCRON

Circuitele basculante asincrone de tip JK sunt prevăzute cu 2 intrări J (SET) aducere circuitului din starea de repaus "0" în starea activă "1" și K (RESET) Ștergerea sau readucerea circuitului din starea activă "1" în starea de repaus "0", precum și cu 2 ieșiri complementare Q respectiv \bar{Q} .

În figura 6.2.6 sunt reprezentate schema logică (a) și simbolul (b) unui bistabil asincron de tip JK.




Figura 6.2.6 Bistabil asincron de tip JK

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (Tabelul 6.2.5).

Tabelul 6.2.5

J	K	Q_{n+1}
0	0	Q_n
1	0	1
0	1	0
1	1	\bar{Q}_n Basculare

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

La acest tip de bistabil este necesar ca durata semnalului de comandă să fie mai mare decât timpul de propagare printr-o poartă și mai mic decât timpul de propagare prin două porți.

2. Circuitul basculant bistabil de tip JK SINCRON

Circuitele JK sincrone sunt prevăzute cu intrare suplimentară de comandă numită intrare de tact (CLK). Deoarece sunt circuite prevăzute cu reacție, pentru a nu intra în auto-oscilație, impulsul de tact trebuie să fie foarte scurt. Durata impulsului trebuie să fie mai mică decât timpul de propagare a informației de la intrare la ieșire.

În **figura 6.2.7** sunt reprezentate schema logică (a) și simbolul (b) unui bistabil sincron de tip JK.




Figura 6.2.7 Bistabil sincron de tip JK

Pentru a înțelege funcționarea circuitului se studiază tabela de adevăr al circuitului prezentată mai jos (**Tabelul 6.2.6**).

Tabelul 6.2.6

\overline{CLK}	J	K	Q_{n+1}
	0	0	Q_n
	1	0	1
	0	1	0
	1	1	\overline{Q}_n
0	X	X	Q_n
0		0	1
1	0		0

Indice n – valoare logică prezentă

Indice n+1 – valoare logică viitoare

În **figura 6.2.8** sunt prezentate simbolurile circuitelor JK sincrone cu activare pe front pozitiv (a) și pe front negativ (b).




Figura 6.2.8 Simboluri bistabile sincrone de tip JK

3. Circuitul basculant bistabil de tip JK MASTER – SLAVE

Bistabilul JK Master – Slave este format din două latch-uri RS conectate în serie la care se realizează legături de reacție de la ieșiri către intrări. Circuitul este prevăzut cu 2 intrări de date J și K și o intrare de tact CLK

În figura 6.2.9 sunt prezentate schema logică (a) și structura (b) bistabilului.




Figura 6.2.9 Schema logică și structura bistabilului JK Master – Slave

În figura 6.2.10 sunt prezentate 2 exemple de circuite bistabile JK Master-Slave.




Figura 6.2.10 Exemple de circuite basculante bistabile JK

7472N – este un bistabil JK cu 3 perechi de intrări de date, care comută pe frontul descrescător și este prevăzut cu 2 intrări asincrone \overline{PR} (Set) și \overline{CLR} (Reset) pentru aducerea circuitului în starea 1 respectiv 0.

7473N – două bistabile JK care comută pe front descrescător, fiecare bistabil este prevăzut cu o intrare asincronă \overline{CLR} (Reset) pentru aducerea circuitului în 0.

6.2.3 CIRCUITE BASCULANTE BISTABILE DE TIP D

Circuitul basculant bistabil de tip D (Delay) se obține dintr-un CBB de tip RS sau JK prin conectarea unei porți inversoare între cele două intrări de date RS sau JK, în scopul eliminării stărilor nedeterminate. Prin atașarea porții inversoare între cele 2 intrări, acestea nu mai pot lua simultan valori identice, valorile lor vor fi mereu complementare.

În general un circuit bistabil de tip D este format din:

- intrare de date D (Delay)
- intrare de tact (CLK)
- 2 ieșiri complementare Q și \bar{Q}
- 2 intrări asincrone, pentru forțarea comutării circuitului într-o anumită stare: 1 sau 0
 - Intrarea PR echivalentă cu SET (inițializare) aduce circuitul în starea 1
 - Intrarea CLR echivalentă cu RESET (ștergere) aduce circuitul în starea 0

Intrările asincrone PR și CLR sunt specifice CBB de tip D construite în varianta Master – Slave.

Circuitele basculante bistabile de tip D, pot fi realizate în varianta sincronă, asincronă și Master-Slave.




Figura 6.2.11 Circuite basculante bistabile de tip D sincrone




Figura 6.2.12 CBB – D asincron




Figura 6.2.13 CBB – D Master-Slave

Circuitele basculante bistabile de tip D se utilizează cel mai frecvent la realizarea registrelor de deplasare serie, paralel, serie-paralel, care se vor studia în **subcapitolul 6.3.**

6.2.4 CIRCUITE BASCULANTE BISTABILE DE TIP T

Circuitul basculant bistabil de tip T (toggle) reprezintă cel mai simplu automat și se obține dintr-un CBB de tip RS sau JK prin conectarea împreună a celor două intrări de date RS sau JK.

Bistabilul de tip T are o singură intrare de date T, o intrare de tact CLK și două ieșiri complementare Q și \bar{Q} .

Familiiile curente de circuite integrate nu conțin bistabili de tip T, ei se obțin din CBB J-K de tip Master-Slave prin conectarea intrărilor J și K împreună. Prin conectarea împreună a intrărilor J și K, $J_n=K_n=T_n$, bistabilul basculează dintr-o stare în alta la comanda impulsului de tact CLK.

Bistabilul de tip T, este forțat să funcționeze doar în 2 situații:

- $J_n=K_n=T_n = 0 \Rightarrow Q_{n+1} = Q_n$
- $J_n=K_n=T_n = 1 \Rightarrow Q_{n+1} = \bar{Q}_n$

Dacă intrarea bistabilului T este în permanență 1 logic, bistabilul basculează în starea opusă la fiecare impuls de tact, ceea ce înseamnă că tot la al doilea impuls revine în aceeași stare. Această proprietate recomandă utilizarea bistabilului T ca numărător (divizor) modulo doi, divizarea cu 2 a frecvenței de pe intrarea de tact (figura 6.2.14).




Figura 6.2.14 Funcționarea CBB-T (stânga) ca divizor de frecvență cu 2 (dreapta)

Prin inserierea a n bistabile de tip T se obține după fiecare bistabil o divizare a frecvenței cu puterile crescătoare ale lui 2, astfel: 2¹, 2², 2³,.....2ⁿ. Aceste circuite numite și numărătoare se vor studia în **subcapitolul 6.4**.

Funcționarea bistabilului de tip T se deduce din **tabelul 6.2.7** și **tabelul 6.2.8** iar simbolul bistabilului este prezentat în **figura 6.2.15**.

Tabelul 6.2.7

T	Q_n	Q_{n+1}
0	0	0
1	0	1
1	1	0
0	1	1

Tabelul 6.2.8

T	Q_{n+1}
0	Q_n
1	\bar{Q}_n




Figura 6.2.15 Simbolul CBB – T

6.3. NUMĂRĂTOARE

Numărătoarele – sunt circuite logice secvențiale utilizate pentru contorizarea (numărarea și memorarea) impulsurilor aplicate la intrările acestora. Numărătoarele nu au intrări de date, tranzițiile se efectuează după o anumită regulă într-o anumită ordine, fixate prin construcția numărătorului, în ritmul unui semnal de tact.

Numărătoarele se realizează cu circuite basculante bistabile (celule de numărare) care stabilesc capacitate de numărare și porți logice care stabilesc modul corect în care numărătorul își schimbă stările în cadrul procesului de numărare.

Caracteristica principală a unui numărătoare este capacitatea de numărare adică numărul maxim de stări distincte ale numărătorului N_{\max} .

Numărul maxim de stări distincte și stabile ale unui numărător format din n bistabile este $N_{\max} = 2^n$, deci numărătorul este **modulo 2^n** .

Deoarece ieșirile circuitelor bistabile indică numărul impulsurilor primite în mod binar, numărătoarele se mai numesc numărătoare binare și pot fi utilizate și ca divizoare de frecvență.

Numărătoarele binare se clasifică după următoarele criterii:

- **După modul de conectare a bistabilelor de comandă:**
 - **numărătoare asincrone** – bistabilele sunt conectate în serie, intrarea de tact CLK a unui bistabil este conectată la ieșirea Q a bistabilului anterior, bascularea unui bistabil se face numai după bascularea bistabilului anterior;
 - **numărătoare sincrone** – bistabilele sunt conectate în paralel, intrările de tact CLK a tuturor bistabilelor sunt conectate împreună, bascularea tuturor bistabililor se face în același moment.
- **După sensul numărării:**
 - **numărătoare directe** – fiecare impuls prezent la intrarea numărătorului crește conținutul acestuia cu o unitate (numără în sens crescător);
 - **numărătoare inverse** – fiecare impuls prezent la intrarea numărătorului scade conținutul acestuia cu o unitate (numără în sens descrescător);
 - **numărătoare reversibile** – efectuează numărarea în ambele sensuri în funcție de comanda primită din exterior.
- **După codul de numărare:**
 - numărătoare binare – $m=2^n$;
 - numărătoare decadice – $m=10$.

6.3.1 NUMĂRĂTOARE ASINCRONE

Numărătoarele asincrone pot fi realizate cu circuite basculante bistabile asincrone și sincrone de tip T, care sunt conectate în cascadă (ieșirea fiecărui bistabil este conectată la intrarea de tact al următorului). Bistabilele nu comută simultan la acționarea unui semnal de tact comun, ci ieșirea unui bistabil comandă comutarea următorului bistabil.

1. NUMĂRĂTORUL ASINCRON BINAR DIRECT

Pentru a înțelege funcționarea unui numărător asincron se prezintă circuitul integrat 74LS93 care conține un numărător cu 4 celule basculante bistabile master-slave (acest circuit este echivalent cu CDB 493).

Deoarece are 4 celule bistabile, numărătorul are 16 stări distincte ($m=2^4=16$), deci este un numărător modulo 16.

În **figura 6.3.1** este prezentată schema bloc a capsulei circuitului integrat 74LS93.




Figura 6.3.1 Numărătorul asincron 74LS93 (CDB 493)

Bistabilii B, C, D sunt interconectați intern (în serie) și formează un divizor cu 8. Bistabilul A este un divizor cu 2.

Intr A – reprezintă intrarea de tact în divizorul cu 2 (bistabilul A).

Intr B - reprezintă intrarea de tact în divizorul cu 8 (bistabili B, C, D).

R0(1) și R0(2) – sunt intrări pentru resetarea numărătorului (aducerea la 0). Când ambele intrări sunt în 1 logic numărătorul se resetează și începe din nou numărarea.

Q_A, Q_B, Q_C, Q_D – ieșirile celulelor bistabile.

Dacă se interconectează extern bistabilul A cu bistabili B, C, D (pin 12 cu pin 1) se obține un numărător modulo 16 (un divizor prin 16).

Pentru a înțelege funcționarea circuitului se studiază tabelul de adevăr al circuitului prezentat mai jos (Tabelul 6.3.1)

Tabelul 6.3.1

STĂRI LOGICE					FORME DE UNDĂ				
NR.	IEȘIRI				Q_D	Q_C	Q_B	Q_A	Intrare
	Q_D	Q_C	Q_B	Q_A					
0	0	0	0	0					0
1	0	0	0	1					1
2	0	0	1	0					2
3	0	0	1	1					3
4	0	1	0	0					4
5	0	1	0	1					5
6	0	1	1	0					6
7	0	1	1	1					7
8	1	0	0	0					8
9	1	0	0	1					9
10	1	0	1	0					10
11	1	0	1	1					11
12	1	1	0	0					12
13	1	1	0	1					13
14	1	1	1	0					14
15	1	1	1	1					15
16	0	0	0	0					0

Pentru realizarea numărătorului, impulsurile de tact se aplică intrării de tact bistabilului asociat bitului de rang inferior Q_A (în acest caz pe Intr A – pin 14).

La fiecare comutare din 1 în 0 (pe frontul descrescător al impulsurilor) a bistabilului Q_A se obține un front negativ care comandă comutarea bistabilului următor Q_B . Când bistabilul Q_B comută din 1 în 0 se obține un front negativ care comandă comutarea bistabilului următor Q_C . Când bistabilul Q_C comută din 1 în 0 se obține un front negativ care comandă comutarea bistabilului următor Q_D .

Exemplu: după comutarea celui de-al 11-lea impuls de tact (notat cu 10) din 1 în 0 ieșirile bistabililor sunt $Q_D Q_C Q_B Q_A = 1011$, care este tocmai corespondentul binar al numărului zecimal 11.

În **figura 6.3.2** este prezentată schema unei aplicații cu numărătorul 74LS93N.




Figura 6.3.2 Aplicație cu numărătorul asincron 74LS93

La fiecare activare a butonului **CLK** se trimite manual câte un impuls spre numărător. Butonul **Reset** se utilizează pentru aducerea la **0** a numărătorului (resetare). Led-urile de la ieșirile numărătorului vor lumina conform **tabelului 6.3.1** în funcție de numărul impulsului dat de butonul CLK.

Exemplu: la impulsul cu numărul 10 luminează ledurile Led B și Led D.

Numărătorul asincron 74LS93 poate fi utilizat și ca divizor de frecvență. Dacă la intrarea de tact In_A este frecvența f , la ieșirile numărătorului vor fi următoarele frecvențe:

- La ieșirea Q_A va fi frecvența $\frac{f}{2}$
- La ieșirea Q_B va fi frecvența $\frac{f}{4}$
- La ieșirea Q_C va fi frecvența $\frac{f}{8}$
- La ieșirea Q_D va fi frecvența $\frac{f}{16}$ (dacă se conectează pin 12 cu pin 1).

În funcție de modul de conectare a intrărilor de aducere la 0 a numărătorului $R_0(1)$ și $R_0(2)$ se poate realiza orice divizor printr-un număr întreg cuprins între 1 și 16.

Exemple:

Pentru a obține un numărător divizor prin 7, conexiunile se realizează în așa fel încât în starea 7 cele 2 intrări de aducere la 0 să capete simultan nivelul logic 1. Din tabelul de adevăr se observă ca starea 7 se caracterizează prin nivel logic 1 la ieșirile Q_A , Q_B , Q_C . În această situație ieșirea Q_A se conectează la $R_0(1)$ iar ieșirile Q_B și Q_C se conectează printr-o poartă ȘI la $R_0(2)$.

Pentru a obține un numărător divizor prin 9, ieșirea Q_A se conectează la $R_0(1)$ iar ieșirea Q_D se conectează la $R_0(2)$.

Pentru a obține un numărător divizor prin 12, ieșirea Q_C se conectează la $R_0(1)$ iar ieșirea Q_D se conectează la $R_0(2)$.

2. NUMĂRĂTORUL ASINCRON BINAR INVERS

Numărătorul invers își micșorează conținutul cu câte o unitate la fiecare impuls de tact. În acest scop semnalul de tact (CLK) a bistabilului următor se conectează la ieșirea negată a bistabilului precedent (\bar{Q}) (figura 6.3.3).




Figura 6.3.3 Numărător binar asincron invers

Numărătorul din figura 6.2.3 conține 4 celule bistabile, deci are o capacitate de numărare de 16 impulsuri.

Primul impuls de tact aplicat la intrare basculează toate celulele în starea 1, deci conținutul numărătorului va fi 1111. La fiecare impuls de tact conținutul descrește cu o unitate, astfel că după 16 impulsuri starea numărătorului va fi 0000.

Numărătorul realizează un ciclu de numărare inversă

15 → 14 → 13 → 12 → 11 → 10 → 9 → 8 → 7 → 6 → 5 → 4 → 3 → 2 → 1 → 0

Funcționarea parțială a numărătorului asincron invers se poate deduce din tabelul 6.3.2

Tabelul 6.3.2

Corespondent zecimal	Intrare tact CLK	IEȘIRI			
		Q ₃	Q ₂	Q ₁	Q ₀
0	Valoare inițială	0	0	0	0
15	1	1	1	1	1
14	2	1	1	1	0
13	3	1	1	0	1
12	4	1	1	0	0
11	5	1	0	1	1
.....
1	15	0	0	0	1

6.3.2 NUMĂRĂTOARE SINCRONE

Această categorie de numărătoare asigură funcționarea la frecvențe mult mai mari decât în cazul numărătoarelor asincrone deoarece impulsurile de tact sunt aplicate simultan la toate celulele bistabile care vor comuta în același timp. În acest mod sunt eliminate întârzierile cumulative datorită comutării succesive a celulelor bistabile. Constructiv sunt mai complicate decât numărătoarele asincrone.

Pentru a înțelege funcționarea unui numărător sincron se prezintă circuitul integrat 74LS192 care conține un numărător cu 4 celule basculante bistabile master-slave (acest circuit este echivalent cu CDB 4192).

Circuitul integrat 74LS192 este un numărător sincron decadic, reversibil de 4 biți cu posibilitate de încărcare paralelă (figura 6.3.5).




Figura 6.3.5 Numărătorul sincron decadic 74LS192 (CDB 4192)

INTRĂRI:

- Intrări de tact pentru:
 - Numărare directă CU (5);
 - Numărare inversă CD (4);
- Intrări de date (încărcare paralelă):
 - A (15), B (1), C (10), D (9);
- Intrări comandă paralelă:
 - Încărcare date \overline{LD} (11);
 - Ștergere date \overline{CLR} (14).

IEȘIRI:

- Ieșiri de date:
 - QA (3), QB (2), QC (6), QD (7);
- Ieșiri caracteristice numărării:
 - Ieșire caracteristică numărării directe – ieșire de transport \overline{CR} (12)
 - Ieșire caracteristică numărării inverse – ieșire de împrumut \overline{BR} (13)

În figura 6.3.6 sunt prezentate formele de undă care descriu funcționarea numărătorului




Figura 6.3.6 Forme de undă numărător sincron 74LS192 (CDB 4192)

Sensul de numărare se stabilește de intrarea pe care se aplică impulsurile de numărat. În acest timp cealaltă intrare de tact care nu se utilizează se va conecta la nivelul 1 logic (+V). Bascularea bistabililor interni are loc pe frontul crescător al semnalului de tact (tranziția din 0 în 1).

Intrarea \overline{LD} (Load) se utilizează pentru încărcarea paralelă a datelor iar \overline{CLR} (Clear) se utilizează pentru ștergerea acestor date. Dacă $\overline{LD} = 0$ se validează operația de încărcare paralelă, independent de semnalul de tact și de starea numărătorului. Pentru numărare intrarea \overline{LD} se conectează în 1 logic. Pentru ștergere se aplică un impuls pozitiv, 1 logic, pe intrarea \overline{CLR} .

Pentru conectarea mai multor numărătoare în serie (pentru a stoca un număr mai mare de impulsuri) se utilizează ieșirile \overline{CR} (Carry) și \overline{BR} (Barrow).

\overline{CR} trece în starea 0 logic când, la numărătoarea directă, numărătorul a atins numărul maxim de impulsuri care poate să le stocheze (1111).

\overline{BR} trece în starea 0 logic când, la numărătoarea inversă, numărătorul a ajuns la 0000.

O secvență de numărare mai scurtă se obține prin conectarea la intrarea \overline{LD} a ieșirii \overline{CR} la numărarea directă sau a ieșirii \overline{BR} la numărarea inversă.

6.3.3 APLICAȚII ALE NUMĂRĂTOARELOR

În **figura 6.3.8** este prezentată schema unei aplicații cu un numărător BCD și un decodificator 7 segmente realizată cu simulatorul MULTISIM.

U1 (LM 555) – este un generator de impulsuri dreptunghiulare.

Frecvența impulsurilor este dată de valorile componentelor R1 – P – C1. Prin modificarea valorii potențiometrului P se modifică frecvența impulsurilor.

Ieșirea generatorului de impulsuri OUT (PIN 3) este conectată la intrarea de tact a numărătorului CLK (PIN 15).

U2 (CD4510) - este un numărător sincron BCD reversibil.

Acest circuit integrat numără impulsurile furnizate de generatorul de impulsuri U1 la intrarea CLK (15), iar rezultatul este furnizat la ieșirile Q_1, Q_2, Q_3, Q_4 în cod BCD.

În **figura 6.3.7** este prezentată funcționarea numărătorului sincron BCD reversibil




Figura 6.3.7 Numărător sincron BCD

U3 (CD4511) - este un decodificator BCD - 7segmente.

Acesta acceptă la intrare un cod BCD furnizat de numărătorul U2 și furnizează la ieșire comenzi pentru afișajul 7 segmente .

U4 – este un afișaj 7 segmente cu catodul comun.

6.4. REGISTRE

Registrele – sunt circuite logice secvențiale care primesc, stochează și transferă informații sub formă binară. Un registru este format din mai multe celule bistabile de tip RS, JK sau D și permite memorarea și/sau deplasarea informației la comanda impulsurilor de tact. Un registru care conține n celule bistabile are o capacitate de n biți. Registrele pot fi considerate memorii rapide de mici dimensiuni.

La un registru se definesc următoarele operații:

- Înscriserea – introducerea datelor în registru care se poate face:
 - Serial – bit după bit, toți biții cuvântului de n biți;
 - Paralel – cei n biți se scriu simultan în registru;
- Citirea – extragerea datelor din registru care se poate face:
 - Serial – bit după bit;
 - Paralel – toți biții simultan;
- Deplasarea datelor în registru se poate face:
 - Deplasarea la dreapta;
 - Deplasarea la stânga;
 - Deplasarea în ambele sensuri;
- Ștergerea – aducerea tuturor registrelor în starea 0.

După modul de înscriere/ citire se disting patru tipuri de registre:

- registru cu înscriere serie și citire serie - SISO;
- registru cu înscriere serie și citire paralel – SIPO;
- registru cu înscriere paralel și citire serie – PISO;
- registru cu înscriere serie și citire paralel – PIPO.

Un registru care îndeplinește două sau mai multe funcții din cele 4 prezentate mai sus se numește registru universal.

În tehnologie TTL se fabrica următoarele tipuri principale de registre:

74LS164, 74LS165, 74LS166, 74LS194, 74LS195, 74LS95, 74LS174, 74LS374, 74LS574, 74LS594, 74LS595.

În tehnologie CMOS se fabrica următoarele tipuri principale de registre:

4006, 4014, 4015, 4021, 4031, 4035, 4042, 4076, 4094, 4517, 4731, 40104

În **tabelul 6.4.1** sunt prezentate principalele tipuri de registre.

Tabelul 6.4.1

TIP	Comută pe	TTL		CMOS		OBSERVAȚII
		Cod	n	Cod	n	
SISO	Front ↑			4006	18	Configurabil 2x4,5,8,9 sau 1x10,12,13,14,16,18
	Front ↑			4031	64	1 registru în capsulă
	Front ↑			4517	64	2 registre în capsulă, prize la 16,32,48,64
	Front ↑			4731	64	4 registre în capsulă
SIPO	Front ↑	74164	8			
	Front ↑			4015	4	2 registre de 4 biți în capsulă
PIPO	Front ↑	74174	6			
	Front ↑	74374	8			3 stări
	Front ↑	74574	8			Idem 74374, altă dispunere pini
	Front ↑			4042	4	Latch D cu controlul polarității tactului
	Front ↑			4076	4	3 stări
PISO	Front ↑	74165	8			Intrări J nK
Combinat	Front ↑	74166	8			PISO, SISO
	Front ↑	74195	8			Intrări J nK
	Front ↑	74594	8			SISO, PIPO, 2 intrări de tact
	Front ↑	74595	8			SISO, PIPO, 2 intrări de tact, 3 stări
	Front ↑	74597	8			PIPO, SIPO, PISO
	Front ↑			4014	8	PISO, SISO
	Front ↑			4021	8	PISO, SISO
	Front ↑			4035	4	PIPO, SISO, bidirecțional J nK
	Front ↑			4094	8	SISO, SIPO, 3 stări
Universale	Front ↓	7495	4			
	Front ↑	74194	4			
	Front ↑			40104	4	3 stări

1. Registru cu înscriere serie și citire serie (SISO)

Acest tip de registru este format din n bistabile de tip D și are structura din **figura 6.4.1**. Ieșirea Q a bistabilului k este conectată la intrarea D a bistabilului k+1. Registrul are o singură intrare pentru înscrierea serie și o singură ieșire pentru citirea serie a datelor.




Figura 6.4.1 Schemă principiu registru SISO de 4 biți

Funcționarea acestui registru pentru cuvântul 1101 se poate urmări în **tabelul 6.4.2**

Tabelul 6.4.2

Tact	QA	QB	QC	QD
1	1	0	0	0
2	0	1	0	0
3	1	0	1	0
4	1	1	0	1
5	0	1	1	0
6	0	0	1	1
7	0	0	0	1
8	0	0	0	0

Pentru înscrierea informației în registru, în general nu este obligatorie ștergerea lui, deoarece pachetul de n biți ce va fi înscris va înlocui informația existentă în registru. Datele se înscriu în registru secvențial la intrarea D a primei celule din stânga. La fiecare impuls de tact datele se deplasează de la stânga spre dreapta. După un număr de impulsuri egal cu numărul de biți a registrului datele încep să apară la ieșirea registrului în ordinea în care au fost înscrise. În **tabelul 6.4.2** se observă că după fiecare impuls de tact, biți cuvântului de intrare se deplasează de la ieșirea primului bistabil QA la ieșirea ultimului bistabil QD. După primele 4 impulsuri de tact la ieșirea registrului se află primul bit (din dreapta) al cuvântului de intrare, iar după încă 4 impulsuri la ieșirea registrului se golește. Registrul poate fi citit și paralel dacă ieșirile QA, QB și QC sunt accesibile la pini integratului. Acest tip de registru mai poartă numele de registru de deplasare.

2. Registru cu înscriere serie și citire paralel (SIPO)

Acest tip de registru este asemănător ca și structură cu registrul SISO cu deosebirea esențială că la acest registru sunt accesibile toate ieșirile bistabililor (**figura 6.4.2**).

Acest registru are o singură intrare pentru înscrierea serie a biților unui cuvânt și n ieșiri pentru citirea simultană (paralel) a datelor.

Registrul SIPO mai este prevăzut cu o intrare de citire care comandă citirea simultană a semnalelor de la ieșirile registrului după ce acesta a fost încărcat complet. Informațiile se păstrează în registru până la resetarea acestuia (ștergere). Utilizarea registrului pentru înscrierea unor date noi se face numai după aducerea tuturor bistabililor în starea 0.




Figura 6.4.2 Schemă principiu registru SIPO de 4 biți

Funcționarea acestui registru pentru cuvântul 1101 se poate urmări în tabelul 6.4.3

Tabelul 6.4.3

Tact	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	0	1	0
4	1	1	0	1

Informația este introdusă în registru la fel ca la registrul SISO (bit cu bit, prin deplasarea de la stânga la dreapta a conținutului pe durata a 4 impulsuri de tact).

Când registrul este complet încărcat se dă comanda de citire și prin cele 4 porți și datele sunt livrate simultan la ieșirile paralele ale registrului.

3. Registru cu înscriere paralel și citire serie (PISO)

Acest tip de registru permite înscrierea paralelă (simultană) a datelor și citirea bit cu bit a acestora. Registrul are n intrări pentru înscrierea paralel a biților informației și o singură ieșire pentru citirea serie a informației (**figura 6.4.3**).

Acest registru se utilizează în special pentru transformarea transmisiei paralele a datelor în transmisie serială ce poate fi conectată direct la o linie de comunicații sau un computer.




Figura 6.4.3 Schemă principiu registru PISO de 4 biți

Funcționarea acestui registru pentru cuvântul 1101 se poate urmări în tabelul 6.4.4

Tabelul 6.4.4

Tact	Q _A	Q _B	Q _C	Q _D	Ieșire serie
0	0	0	0	0	0
1	1	1	0	1	0
2	0	1	1	0	1
3	0	0	1	1	0,1
4	0	0	0	1	1,0,1
5	0	0	0	0	1,1,0,1

Pentru înscrierea datelor în registru se activează comanda înscriere. La primul impuls de tact cei 4 biți de la intrările paralele sunt înscriși simultan în celulele registrului prin intermediul porților ȘI. Citirea se face bit cu bit pe durata a 4 impulsuri de tact conform **tabelului 6.4.4**.

4. Registru cu înscriere paralel și citire paralel (PIPO)

Acest tip de registru permite înscrierea paralelă (simultană) a datelor și citirea simultană a acestora. Registrul are n intrări pentru înscrierea paralel a biților informației și o n ieșiri pentru citirea paralel a informației (figura 6.4.4).




Figura 6.4.4 Schemă principiu registru PIPO de 4 biți

Când se dă comandă de înscriere, cei 4 biți a informației (A, B, C,D) sunt introduși simultan în celulele registrului prin porțile ȘI de intrare, la primul impuls de tact.

Odată înscrisă, informația poate rămâne în registru oricât de mult timp.

Când se dă comandă de citire, se extrage informația memorată în registru prin intermediul porților ȘI de ieșire, astfel încât pe durata unui singur impuls de tact cei 4 biți a informației (Q_A , Q_B , Q_C , Q_D) sunt extrași din registru.

5. NUMĂRĂTOARE CU REGISTRU DE DEPLASARE

Un numărător cu registru de deplasare este un registru de deplasare la care i se adaugă un circuit logic combinațional, obținându-se un automat de stări cu diagrama de stări ciclică. Spre deosebire de numărătoarele binare, numărătoarele cu registru de deplasare nu numără într-o succesiune binară ascendentă sau descendentă, utilizându-se în aplicații de comandă.

Cele mai utilizate numărătoare cu registru de deplasare sunt:

- Numărătorul în inel;
- Numărătorul Johnson.

a. NUMĂRĂTORUL ÎN INEL

Numărătorul utilizează un registru universal cu încărcare și citire paralel (PIPO), prevăzut cu intrare și ieșire serială. Pentru a înțelege funcționarea unui numărător în inel se prezintă o aplicație cu registrul 74LS194 (figura 6.4.5)




Figura 6.4.4 Numărător în inel pe 4 biți cu CI 40194 și diagramele de semnal

Când se activează butonul SH/nL intrarea S1 trece în 1 logic situație în care registrul se încarcă paralel ($Q_3Q_2Q_1Q_0 = 0001$) – se aprinde LED1. La dezactivarea butonului SH/nL intrarea S1 trece în 0 logic și sub acțiunea impulsurilor de tact (furnizate de U1-LM555) bitul 1 de la ieșirea Q_0 se deplasează spre stânga – se aprind succesiv LED-urile 2,3,4 (lumina “curge” de la dreapta spre stânga). După terminarea ciclului începe un nou ciclu identic până la activarea butonului SH/nL când registrul se inițializează din nou. Circuitul poate fi considerat numărător al impulsurilor de tact aplicate deoarece pentru fiecare impuls de tact dintr-un ciclu starea ieșirilor este distinctă, existând 4 stări distincte.

b. NUMĂRĂTORUL JOHNSON

Numărătorul Johnson se obține dintr-un registru de deplasare prin conectarea ieșiri Q_n la intrarea serială printr-o poartă NU. În această situație numărul de stări distincte ale unui ciclu complet de funcționare este $2n$. Acest numărător mai este cunoscut și sub numele de numărător în inel răsucit.

În aplicația prezentată între ieșirea Q_3 și intrarea serială DSR este conectată poarta ȘI – ¼ 4009 (figura 6.4.5). Deoarece registrul are 4 biți, circuitul are 8 stări distincte în cadrul unui ciclu complet, după cum se vede din diagrama din figura 6.4.5.

Numărătorul se inițializează prin aplicarea unui semnal de ștergere ($\overline{MR} = 0$) care determină $Q_3Q_2Q_1Q_0 = 0000$.





Figura 6.4.5 Numărător Johnson pe 4 biți cu CI 40194 și diagramele de semnal


La activarea butonului nMR numărătorul se inițializează (toate ieșirile trec în 0 logic). Când intrarea \overline{MR} trece în 1 logic stările logice ale ieșirilor se schimbă la fiecare impuls de tact ($CLK1 \rightarrow Q_3Q_2Q_1Q_0 = 0001$, $CLK2 \rightarrow Q_3Q_2Q_1Q_0 = 0011$, , $CLK7 \rightarrow Q_3Q_2Q_1Q_0 = 0000$).

Led-urile se aprind succesiv de la dreapta spre stânga și rămân aprinse apoi se sting succesiv în aceeași ordine).

În **figura 6.4.6** sunt prezentate 2 aplicații cu numărătorul Johnson 4017.



a. Lumină dinamică



b. Semafor

Figura 6.4.6 Aplicații cu numărător Johnson 4017

 **REZUMATUL CAPITOLULUI**

- **Circuitele logice secvențiale (CLS)** – sunt circuite logice combinaționale cu memorie care se caracterizează prin faptul că în fiecare moment starea logică a ieșirilor depind atât de starea logică a intrărilor cât și de stările logice anterioare ale intrărilor sau ale circuitului.
 - circuitele logice secvențiale se împart în două mari categorii:
 - **circuite secvențiale asincrone** – starea prezentă a circuitului poate fi modificată în orice moment, ca efect al schimbării nivelelor logice aplicate la intrările principale;
 - **circuite secvențiale sincrone** - starea prezentă a circuitului poate fi modificată numai la apariția unui semnal numit semnal de ceas sau tact. Semnalul de ceas este un șir de impulsuri dreptunghiulare care se aplică circuitului printr-o intrare suplimentară numită intrarea semnalului de ceas.
 - **Circuitele basculante bistabile (CBB)** – sunt cele mai simple circuite logice secvențiale, cu două stări stabile, utilizate ca elemente de memorie în circuitele logice secvențiale complexe în scopul memorării stărilor interne ale acestora.
 - Un CBB este prevăzut cu două sau mai multe intrări și două ieșiri care sunt complementare una față de cealaltă și funcționează ca o memorie de 1 bit.
 - **Circuitele basculante bistabile RS asincrone (latch)** sunt prevăzute cu 2 intrări R (Reset) readucere în 0 sau ștergere și S (Set) fixare sau înscriere, precum și cu 2 ieșiri complementare Q respectiv \bar{Q} și pot fi realizate cu 2 porți SAU-NU (NOR) sau 2 porți ȘI-NU (NAND)
 - **Circuitele basculante bistabile RS sincrone (bistabile)** spre deosebire de cele asincrone sunt prevăzute cu o intrare suplimentară de comandă numită intrare de tact și pot fi realizate cu 4 porți SAU-NU (NOR) sau 4 porți ȘI-NU (NAND).
 - **Circuitele basculante bistabile JK** se obțin din bistabilele RS prin introducerea unei bucle de reacție de la ieșiri la intrări. Aceste circuite elimină starea de nedeterminare a ieșirilor unui circuit basculant când intrările au aceeași valoare logică.
 - **Circuitul basculant bistabil de tip D (Delay)** se obține dintr-un CBB de tip RS sau JK prin conectarea unei porți inversoare între cele două intrări de date RS sau JK, în scopul eliminării stărilor nedeterminate.
-

-
- **Circuitul basculant bistabil de tip T (toggle)** reprezintă cel mai simplu automat și se obține dintr-un CBB de tip RS sau JK prin conectarea împreună a celor două intrări de date RS sau JK. Bistabilul de tip T are o singură intrare de date T, o intrare de tact CLK și două ieșiri complementare Q și \bar{Q} .
 - **Numărătoarele** – sunt circuite logice secvențiale utilizate pentru contorizarea (numărarea și memorarea) impulsurilor aplicate la intrările acestora.
 - Numărătoarele nu au intrări de date, tranzițiile se efectuează după o anumită regulă într-o anumită ordine, fixate prin construcția numărătorului, în ritmul unui semnal de tact.
 - Numărătoarele se realizează cu circuite basculante bistabile.
 - Numărătoarele binare se clasifică după următoarele criterii:
 - **După modul de conectare a bistabilelor de comandă:**
 - **numărătoare asincrone** – bistabilele sunt conectate în serie, intrarea de tact CLK a unui bistabil este conectată la ieșirea Q a bistabilului anterior, bascularea unui bistabil se face numai după bascularea bistabilului anterior;
 - **numărătoare sincrone** – bistabilele sunt conectate în paralel, intrările de tact CLK a tuturor bistabilelor sunt conectate împreună, bascularea tuturor bistabililor se face în același moment;
 - **După sensul numărării:**
 - **numărătoare directe** – fiecare impuls prezent la intrarea numărătorului crește conținutul acestuia cu o unitate (numără în sens crescător);
 - **numărătoare inverse** – fiecare impuls prezent la intrarea numărătorului scade conținutul acestuia cu o unitate (numără în sens descrescător);
 - **numărătoare reversibile** – efectuează numărarea în ambele sensuri în funcție de comanda primită din exterior;
 - **După codul de numărare:**
 - numărătoare binare – $m=2^n$;
 - numărătoare decadice – $m=10$.
 - **Registrele** – sunt circuite logice secvențiale care primesc, stochează și transferă informații sub formă binară.
 - Un registru este format din mai multe celule bistabile de tip RS, JK sau D și permite memorarea și/sau deplasarea informației la comanda impulsurilor de tact.

- Un registru care conține n celule bistabile are o capacitate de n biți. Registrele pot fi considerate memorii rapide de mici dimensiuni.
- La un registru se definesc următoarele operații:
 - Înscriserea – introducerea datelor în registru;
 - Citirea – extragerea datelor din registru;
 - Deplasarea datelor în registru;
 - Ștergerea – aducerea tuturor registrelor în starea 0.
- După modul de înscriere/ citire se disting patru tipuri de registre:
 - registru cu înscriere serie și citire serie - SISO;
 - registru cu înscriere serie și citire paralel – SIPO;
 - registru cu înscriere paralel și citire serie – PISO;
 - registru cu înscriere serie și citire paralel – PIPO.
- **Un numărător cu registru de deplasare** este un registru de deplasare la care i se adaugă un circuit logic combinațional, obținându-se un automat de stări cu diagrama de stări ciclică.
- **Numărătorul în inel** - utilizează un registru universal cu încărcare și citire paralel (PIPO), prevăzut cu intrare și ieșire serială.
- **Numărătorul Johnson** se obține dintr-un registru de deplasare prin conectarea ieșiri **Q_n** la intrarea serială printr-o poartă NU.

6.5 LUCRĂRI DE LABORATOR



LUCRARE DE LABORATOR 6

CIRCUIT BASCULAT BISTABIL DE TIP RS ASINCRON.

➤ **OBIECTIVE:**

- Realizarea schemei circuitului basculat bistabil cu simulatorul;
- Realizarea practică a circuitului basculant bistabil;
- Realizarea tabelului de adevăr pentru verificarea funcționării corecte a circuitului;

➤ **RESURSE:**

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, circuite integrate cu porți logice elementare (NAND, NOR).

➤ **DEFĂȘURAREA LUCRĂRII:**

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 6.5.1 Circuit basculat bistabil RS asincron cu porți SAU-NU (NOR)

2. Realizează practic, pe plăcuța de probă montajul corespunzător schemei date.
3. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
4. Conectează montajul la o sursă de tensiune continuă conform schemei de mai sus, pornește sursa și reglează-o la valoarea indicată în schemă.
5. Conectează succesiv comutatoarele **R** și **S** la potențialul **0V** respectiv **5V** conform tabelului de mai jos și notează în tabel valorile logice ale ieșirilor **Q** și \bar{Q} în coloanele **NL** (nivel logic).
6. Măsoară cu voltmetrul tensiunile în punctele **R, S, Q, \bar{Q}** și notează în tabel valorile indicate în coloanele **NT** (nivel tensiune).

Tabel adevăr CBB – RS cu porți SAU-NU

R		S		Q		\bar{Q}	
NL	NT	NL	NT	NL	NT	NL	NT
0		0					
0		1					
1		0					
1		1					

7. Oprește sursa de alimentare și înlocuiește circuitul integrat CD 4001 (4 porți SAU-NU) cu un circuit integrat CI 4011(4 porți ȘI-NU).
8. Conectează succesiv comutatoarele **R** și **S** la potențialul **0V** respectiv **5V** conform tabelului de mai jos și notează în tabel valorile logice ale ieșirilor **Q** și \bar{Q} în coloanele **NL** (nivel logic).
9. Măsoară cu voltmetrul tensiunile în punctele **R, S, Q, \bar{Q}** și notează în tabel valorile indicate în coloanele **NT** (nivel tensiune).

Tabel adevăr CBB – RS cu porți ȘI-NU

R		S		Q		\bar{Q}	
NL	NT	NL	NT	NL	NT	NL	NT
0		0					
0		1					
1		0					
1		1					

LUCRARE DE LABORATOR 7

CIRCUIT BASCULAT ASTABIL CU PORȚI LOGICE NU (NOT).

➤ OBIECTIVE:

- Realizarea schemei circuitului basculat astabil cu simulatorul;
- Realizarea practică a circuitului basculant astabil;
- Verificarea funcționării circuitului basculat astabil și determinarea frecvenței;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă, osciloscop cu două spoturi;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, circuite integrate cu porți logice inversoare (NOT).

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schemele electronice din figura de mai jos:




Figura 6.5.2 Circuit basculat astabil cu porți NU (NOT)

2. Realizează practic, pe plăcuța de probă montajul schemei din figura 6.5.2 a.
3. Pentru efectuarea conexiunilor la pinii soclului circuitului integrat urmărește schema din figura 6.5.2 b.
4. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
5. Conectează montajul la o sursă de tensiune continuă conform schemei din figura 6.5.2 a, pornește sursa și regleaz-o la valoarea indicată în schemă.
6. Reglează potențiometrul **P** la valoarea minimă.
7. Conectează în circuit un osciloscop cu două canale în punctele **Y1** și **Y2**.
8. Reglează potențiometrul **P** spre valoarea maximă (de la 0 la 100 KΩ) și urmărește pe osciloscop modificarea frecvenței.
9. Calculează frecvența când cursorul potențiometrului este în pozițiile extreme (minim și maxim).

$$P = 0 \Omega \Rightarrow f = \dots\dots\dots T = \dots\dots\dots$$

$$P = 100 K\Omega \Rightarrow f = \dots\dots\dots T = \dots\dots\dots$$

LUCRARE DE LABORATOR 8

CIRCUIT BASCULAT MONOSTABIL CU PORȚI LOGICE ȘI-NU (NAND).

➤ OBIECTIVE:

- Realizarea schemei circuitului basculat monostabil cu simulatorul;
- Realizarea practică a circuitului basculant monostabil;
- Verificarea funcționării circuitului basculat monostabil și determinarea frecvenței;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă, osciloscop;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, circuite integrate cu porți logice elementare (NAND, NOR).

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schemele electronice din figura de mai jos:




Figura 6.5.3 Circuit basculat monostabil cu porți ȘI-NU (NAND)

2. Realizează practic, pe plăcuța de probă montajul schemei din figura 6.5.3 a.
3. Pentru efectuarea conexiunilor la pinii soclului circuitului integrat urmărește schema din figura 6.5.3 b.
4. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
5. Conectează montajul la o sursă de tensiune continuă conform schemei din figura 6.5.3 a, pornește sursa și regleaz-o la valoarea indicată în schemă.
6. Reglează potențiometrul **P** la valoarea minimă.
7. Conectează în circuit un osciloscop cu un canal în punctul **Y**.
8. Închide și deschide întrerupătorul K.
9. Vizualizează pe osciloscop și calculează frecvența semnalului în punctul **Y**.

$$P = 0 \text{ K}\Omega \Rightarrow f = \dots\dots\dots \quad T = \dots\dots\dots$$

10. Reglează potențiometrul **P** la valoarea minimă.
11. Conectează în circuit un osciloscop cu un canal în punctul **Y**.
12. Închide și deschide întrerupătorul K.
13. Vizualizează pe osciloscop și calculează frecvența semnalului în punctul **Y**.

$$P = 100 \text{ K}\Omega \Rightarrow f = \dots\dots\dots \quad T = \dots\dots\dots$$

LUCRARE DE LABORATOR 9

NUMĂRĂTOARE ASINCRONE

➤ OBIECTIVE:

- Realizarea schemei unui circuit cu numărător asincron cu simulatorul;
- Realizarea practică a circuitului cu numărător asincron;
- Verificarea funcționării numărătorului;
- Realizarea tabelului de adevăr în funcție de indicațiile LED-urilor de ieșire;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, CI numărătoare.

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 6.5.4 Aplicație cu numărătorul asincron binar 74LS93

2. Realizează practic, pe plăcuța de probă montajul schemei din figura 6.5.4.

ATENȚIE! Pinul 10 al CI se conectează la (-) iar pinul 5 al CI se conectează la (+).

3. Plasează în soclul de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).

4. Conectează montajul la o sursă de tensiune continuă conform schemei din **figura 6.5.4**, pornește sursa și regleaz-o la valoarea indicată în schemă.

5. La fiecare apăsare a butonului cu revenire **CLK** notează în tabelul de adevăr al numărătorului starea LED-urilor (aprins **A** sau stins **S**).

Nr. impuls	Q_D $2^3=8$	Q_C $2^2=4$	Q_B $2^1=2$	Q_A $2^0=1$	Led D	Led C	Led B	Led A
0	0	0	0	0	S	S	S	S
1	0	0	0	1				
2	0	0	1	0				
3	0	0	1	1				
4	0	1	0	0				
5	0	1	0	1				
6	0	1	1	0				
7	0	1	1	1				
8	1	0	0	0				
9	1	0	0	1				
10	1	0	1	0				
11	1	0	1	1				
12	1	1	0	0				
13	1	1	0	1				
14	1	1	1	0				
15	1	1	1	1				
16	0	0	0	0				

LUCRARE DE LABORATOR 10

NUMĂRĂTOARE SINCRONE

➤ OBIECTIVE:

- Realizarea schemei unui circuit cu numărător sincron cu simulatorul;
- Realizarea practică a circuitului cu numărător sincron;
- Verificarea funcționării numărătorului;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Generator de semnal;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, afișaj 7 segmente, CI numărătoare și decodificatoare.

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 6.5.5 Aplicație cu numărătorul sincron BCD – CD4510

2. Realizează practic, pe o plăcuță de probă montajul schemei **NUMĂRĂTOR SINCROB C D** din figura 6.5.5.
3. Plasează în soclul de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
4. Realizează practic, pe o plăcuță de probă montajul schemei **DECODIFICATOR BCD – 7 SEGMENTE** din figura 6.5.5.
5. Plasează în soclul de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
6. Interconectează cele două montaje conform schemei din figura 6.5.5. și tabelului de mai jos:

CI - 4510	CI - 4511
PIN 6	PIN 7
PIN 11	PIN 1
PIN 14	PIN 2
PIN 2	PIN 6
PIN 4 + PIN 8	PIN 5 + PIN 8
PIN 12 + PIN 16	PIN 4 + PIN 16

7. Conectează rezistoarele Ra...Rg de pe montajul decodificatorului la afișaj conform schemei din figura 6.5.5.
8. Conectează sursa de alimentare și generatorul de semnal conform schemei din figura 6.5.5.
9. Pornește generatorul de semnal și realizează următoarele reglaje:
 - a. Tip semnal – dreptunghiular;
 - b. Frecvența – 10 Hz;
 - c. Amplitudinea – 10 V.
10. Pornește sursa de alimentare, regleaz-o la valoarea indicată în schema din figura 6.5.5 și verifică funcționarea corectă a montajului.

LUCRARE DE LABORATOR 11

NUMĂRĂTOARE CU REGISTRU DE DEPLASARE – NUMĂRĂTOR ÎN INEL

➤ OBIECTIVE:

- Realizarea schemei unui circuit cu numărător în inel cu simulatorul;
- Realizarea practică a circuitului cu numărător în inel;
- Verificarea și explicarea funcționării numărătorului;

➤ RESURSE:

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Generator de semnal;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, comutatoare, LED-uri, CI numărătoare.

➤ DESFĂȘURAREA LUCRĂRII:

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 6.5.6 Aplicație cu numărătorul în inel – CD40194

2. Realizează practic, pe o plăcuță de probă montajul schemei din figura 6.5.6.
ATENȚIE! Pinul 8 al CI se conectează la (-) iar pinul 16 al CI se conectează la (+).
3. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
4. Conectează sursa de alimentare și generatorul de semnal conform schemei din figura 6.5.6.
5. Fixează comutatorul **S1** pe poziția (-).
6. Pornește generatorul de semnal și realizează următoarele reglaje:
 - a. Tip semnal – dreptunghiular;
 - b. Frecvența – 10 Hz;
 - c. Amplitudinea – 10 V.
7. Pornește sursa de alimentare, regleaz-o la valoarea indicată în schema din figura 6.5.6.
8. Schimbă poziția comutatorului **S1** de pe (-) pe (+) apoi revin-o cu el în poziția inițială (se dă un impuls pozitiv la intrarea S1 a numărătorului).
9. Verifică funcționare corectă a circuitului urmărind starea led-urilor (led-urile se aprind apoi se sting succesiv de la dreapta spre stânga).
10. Explică funcționarea numărătorului cu registru de deplasare:

.....

.....

.....


LUCRARE DE LABORATOR 12
NUMĂRĂTOARE CU REGISTRU DE DEPLASARE – NUMĂRĂTOR JOHNSON➤ **OBIECTIVE:**

- Realizarea schemei unui circuit cu numărător Johnson cu simulatorul;
- Realizarea practică a circuitului cu numărător Johnson;
- Verificarea și explicarea funcționării numărătorului;

➤ **RESURSE:**

- Calculatoare cu soft de simulare a circuitelor electronice;
- Proiector multimedia;
- Sursă de tensiune continuă reglabilă;
- Generator de semnal;
- Pistoale de lipit;
- Accesorii pentru lipit, conductoare;
- Plăcuțe de lucru;
- Rezistoare, LED-uri, CI numărătoare.

➤ **DESFĂȘURAREA LUCRĂRII:**

1. Realizează cu simulatorul schema electronică din figura de mai jos:




Figura 6.5.7 Aplicație cu numărătorul Johnson – CD4017

2. Realizează practic, pe o plăcuță de probă montajul schemei din figura 6.5.7.
ATENȚIE! Pinul 8 al CI se conectează la (-) iar pinul 16 al CI se conectează la (+).
3. Plasează în soclu de pe placa de probă circuitul integrat (ATENȚIE la poziția CI).
4. Conectează sursa de alimentare și generatorul de semnal conform schemei din figura 6.5.7.
5. Pornește generatorul de semnal și realizează următoarele reglaje:
 - a. Tip semnal – dreptunghiular;
 - b. Frecvența – 10 Hz;
 - c. Amplitudinea – 10 V.
6. Pornește sursa de alimentare, regleaz-o la valoarea indicată în schema din figura 6.5.7.
7. Verifică funcționare corectă a circuitului urmărind starea led-urilor (led-urile se aprind apoi se sting succesiv de la stânga spre dreapta apoi de la dreapta spre stânga).
8. Explică funcționarea numărătorului Jonson cu registru de deplasare:

.....

.....

.....

BIBLIOGRAFIE

1. Floyd, T., *Circuite digitale*, Editura Teora, București, 2003
2. Cosma, D., Chivu, A., *Electronică analogică. Electronică digitală - Lucrări practice*, Editura Arves, Craiova, 2005
3. Bițoiu, A., Băluță, G. ș.a., *Practica electronistului amator*, Editura Albatros, București, 1984
4. Cosma, D., Gheață, C., Mușat, C., Chivu, A., *Bazele electronicii digitale – Manual pentru clasa a X-a*, Editura CD Press, București, 2011
5. Găzdaru, C. ș.a., *Îndrumar pentru electroniști*, Editura Tehnică, București, 1986
6. Drăgulescu, N., *Agenda radioelectronistului*, Editura Tehnică, București, 1983
7. Vasilescu, G., *Electronică*, Editura Didactică și Pedagogică, București, 1981
8. <http://www.datasheets360.com/>
9. <http://www.tehniun-azi.ro/page/index>
10. <http://eprof.ro/tehnic/materiale-invatare-electronica/>
11. <http://cndiptfsetic.tvet.ro/>
12. http://www.dannicula.ro/ed_ci/

**"STUDIAZĂ MAI ÎNTÂI ȘTIINȚA ȘI
CONTINUĂ APOI CU PRACTICA NĂSCUTĂ
DIN ACEASTĂ ȘTIINȚĂ." Leonardo da Vinci**

ISBN-